|
高性能・高品質なVLIWプロセッサを自動生成する手法を確立することを目的として研究している。
特に、プロセッサの電力の大部分を消費する命令メモリ階層における消費電力を削減するためのVLIWプロセッサのアーキテクチャ構成、および、コンパイラについて研究を行っている。
前年度は、低消費電力VLIWプロセッサを実現するオペレーションのスケジューリング方法について、オペレーションをさまざまに移動させたスケジュールを効率的に探索・評価するというアルゴリズムを開発し、発表を行った。実験結果として、スケジューリングの工夫によりバッファの消費電力を30%程度削減可能であることがわかっている。
この結果は、オペレーションを同一サイクル内でのみ移動させることにより得られたものであるが、現在は、異なるサイクル間でオペレーションを移動させることにより、さらなる消費電力削減を狙っている。オペレーションの移動の自由度が高いため、消費電力量の削減効果はより大きくなることが期待されるが、高い自由度により探索空間が巨大になってしまう。そこで、現在は探索空間を効率的に削減するアルゴリズムを開発中である。
また、同じサイクル内でのオペレーション移動による探索結果をコンパイラにフィードバックすることで、さらに効率的な探索を行い、計算量を大幅に削減する手法についても研究中である。
来年度は、上記のように、異なるサイクル間でのオペレーション移動と、同じサイクル内でのオペレーション移動の発展形について研究を行い、学会論文誌などに発表する予定である。
|
