| 研究分担者 |
平木 敬 東京大学, 理学部, 助教授 (20238348)
田中 英彦 東京大学, 工学部, 教授 (60011102)
末吉 敏則 九州工業大学, 情報工学部, 助教授 (00117136)
金田 悠紀夫 神戸大学, 工学部, 教授 (80107979)
天野 英晴 慶應義塾大学, 理工学部, 助教授 (60175932)
|
|---|
| 研究概要 |
本年度は,平成5年度までの重点領域研究の成果を基に,超並列プロトタイプ・マシンの基本システムの試作を行った.具体的な研究成果は以下の通りである.
1.市販の高速マイクロ・プロセッサと,重点領域研究で提案した2次キャッシュを接続するためのキャッシュ・コントローラならびにバスチップ,メモリシステムの中心をなすメモリ・ベースト・プロセッサ,それぞれの仕様を確定し,LSIを用いた実現を行った.
2.重点領域研究の成果として提案したRecusive Diagonal Torusネットワーク上で,パケット・ルーティング,階層マルチキャストならびに階層的なACK収集を実現するRDTル-タLSIを作成した.
RDTル-タは,0.5μmBiCMOSゲート・アレイ(約9万ゲート)のビット・スライス・チップ2個を用いて,60MHz動作,36bit幅の通信リンクを提供する.
3.超並列計算機を実際に運用する際に必要な,メンテナンスおよびモニタリングの2つの機能を提供する運用監視装置を開発した.前者の機能としては,電源投入後におけるハードウェア資源の初期化およびシステム異常時における対処といった管理・監視処理を行う.また,後者の機能としては,ハードウェアに関する状態収集,ソフトウェア開発時におけるデバッグ支援のための情報収集,性能評価に使用する動作統計データの情報収集および収集データの可視化などを行う.
4.全体システムの構成,実装設計を行うとともに,各分担研究者が行った設計を統合し,プロトタイプ・システムとして総合的な開発を行った.
|
