| 研究概要 |
本研究では,SOI(Silicon on Insulator)構造におけるシリコン結晶薄膜の電気的評価技術を確率し,その結晶膜中の欠陥と界面準位の物性を解明することを目的としている。本年度の研究実績の概要は以下の通りである。
1.SOI構造におけるシリコン薄膜の欠陥評価として、電流DLTS(Deep Level Transient Spectroscopy)法に注目し、その有効性を検証するために,電流DLTS評価装置の試作を行った。この電流DLTSシステムを、Auを含むシリコンp^+n接合ダイオードに適用した。その結果、測定が最も難しいと思われた禁止帯中央付近の欠陥(具体的にはSi中の金欠陥)でも、高感度で測定できるようになった。結論として、電流DLTSは、欠陥に捕らえられているキャリアの放出過程を速い時間変化(時定数:1ms以下)で検討することにより、評価法として有効に活用できることを明らかにした。
2.SOSウエハに電流DLTS法を適用して、ブロードな信号が観測された。これらの信号は、容量DLTSでは観測できないことより、SOI構造における欠陥評価に、電流DLTS法が非常に有効であることを示した。信号解析は次年度に行う計画である。
次年度は、SOI構造として、SOS、SIMOX、貼り合わせウエハを研究対象とし、上述の過渡電流分光法を適用し,その欠陥の詳細な特性づけを行うこととする。更に,3種類のウエハ特性の比較により、欠陥形成の機構を検討し、欠陥・界面準位の制御に関して指針を得る。
|
