|
1)サイリスタのアノードを交流駆動した時に観測されるカオスについて、電気的な測定条件と現れるカオスの様相との関係を実測によって定めた。
2)カオスの発生機構を解明するために、サイリスタを2つの相互結合したpnpおよびnpnトランジスタ対で表すモデルを用いてSPICEシミュレーションを行い、実測と一致する制御位相空間図と分岐図を得た。
3)さらにこのモデルに基づいてサイリスタあるいは結合トランジスタの動作機構からカオスの発生を数式的に導くことを行い、矩形波交流入力の場合について、1次と2次の関数から成るローレンツ・プロットの理論曲線を導き、これは実測結果とよく一致した。
4)実際にサイリスタの代わりに相互結合した2つのトランジスタを用いて測定を行い、カオスが現れることを確かめた。
5)以上の解析の過程で、サイリスタもしくは相互結合トランジスタでカオス発生に重要な役を果たすのはnpnトランジスタと、もう一方のトランジスタの接合容量のみであることが明らかになったので、npnトランジスタと容量1個のみからなる回路でシュミレーションを行い、カオスが発生することを明らかにした。
6)上記のnpn+1容量にカレントミラー出力回路を付けたカオス発生チップの設計を示し、BiCMOS集積技術によりカオス集積チップが可能であることを示した。
|
