| 研究概要 |
1.四端子デバイスを用いたギガスケールシステムの設計
人間の知能に限りなく漸近する知的電子システム実現の基礎となる“認識・推論エンジン"の要素回路を,四端子デバイスであるニューロンMOSトランジスタを用いて開発した。大量の参照データを効率よく記憶するアナログ不揮発性メモリ,入力データと記憶されている参照データとの一致度を高速に演算する差分絶対値回路,一致度が一番高いデータを探すウイナ-・テ-クオール回路を設計し実験試作によりその動作を検証した。これらを集積化した認識・推論エンジンチップを設計すると共に,アーキテクチャレベルの性能を評価するため,デジタル技術を用いて画像圧縮用のベクトル量子化チップを設計・試作した。
2.高機能デバイス・回路の機能最適化
ギガスケール集積化のための極低消費電力デバイス及び回路の研究を行った。1V電源電圧でも高性能を発揮するTaゲートSOIMOSFET技術を開発した。また,四端子デバイスであるニューロンMOSを用いた論理回路において,深いしきい電圧のトランジスタとバッファ回路を用い,消費電力を低減する新しい回路形式を開発した。昨年度開発したセンスアンプ技術を用いたニューロンMOS論理回路技術を応用し,低消費電力のA/D変換器を実現した。さらに,従来のスタティック論理回路とは動作が全く異なる,極低消費電力Adiavatic論理回路をギガスケール集積回路用に開発した。
一方,ギガスケール集積化に向けた問題点として,0.1μm以下のデバイス寸法になると,チャネル領域の不純物イオンの確率的分布でデバイス特性が揺らぎ,信頼性の面で問題となることを明らかにした。
3.システム構成の最適化
集積回路における配線幅・長さの統計的分布に注目し,チップ面積およびチップ全体の消費電力を最小にするための最適配線設計指針を導出した。最適設計では,従来設計に比べチップ面積で1/2.8,消費電力で1/1.7に減少できることを明らかにした。
|
