極限集積超並列・超高速アーキテクチャ

1996 年度 実績報告書

• 研究課題/領域番号: 07248102
• 研究機関: 東北大学
• 研究代表者: 亀山 充隆 東北大学, 大学院情報科学研究科, 教授 (70124568)
• 研究分担者: 樋口 龍雄 東北大学, 大学院・情報科学研究科, 教授 (20005317) ; 当麻 喜弘 東京電機大学, 工学部, 教授 (50016317) ; 寺田 浩詔 大阪大学, 工学部, 教授 (80028985) ; 田丸 啓吉 京都大学, 大学院工学研究科, 教授 (10127102) ; 安浦 寛人 九州大学, 大学院システム情報科学研究科, 教授 (80135540)
• キーワード: 多値集積回路 / 多値CAM / 機能メモリ / 自己タイミング型超並列アーキテクチャ / 多波長光インタコネクション / フォールトトレラントニューラルネットワーク

研究概要

以下のような種々の新しい極限集積アーキテクチャを考察し、高速化、コンパクト化、低消費電力化、知能化及びフォールトトレラント化などを目指した、新しいパラダイムに基づくコンピューティングシステムの構成法と設計法に関する研究を行った。
(a)リ-ド・マラ-展開によりコンパクトかつ高並列な演算回路を構成するため、シンボルに対する符号化を考察し、2進数とは異なる新しいデータ符号表現に基づく高速(多値)演算アルゴリズムを考察した。
(b)電流源制御に基づく低電圧ソース結合形多値集積回路の構成法を考案し、その応用として最高性能乗算器を提案した。
(c)衝突チェック用大小比較演算多値CAMや画像処理用4値ユニバーサルリテラル多値CAMの考察を行い、従来性能ははるかに越えることをを実証した。
(d)マルチプロセッサシステムの通信ボトルネックを解消する多波長光インタコネクションを提案し、波長選択素子の試作に成功した。
(e)νMOSなどの多機能デバイスに基づき設計された乗算回路などの総合的評価と理論回路網の統一的設計法を提案した。
(f)メモリと算術演算機能が融合した機能メモリを基本ブロックとした超並列アーキテクチャを考案し、ベクトル量子化用並列VLSIプロセッサの試作を行った。
(g)環状の自己タイミング型パイプライン間の相互作用を任意に制御する、多次元流れ型超並列処理アーキテクチャを提案し、その性能評価を行った。
冗長性を軽減したニューラルネットワークのフォールトトレラント設計を考察した。(i)一般化されたニューロコンピューティングに基づく知能処理の新しい計算パラダイムを考察した。

研究成果

• [文献書誌] 張山 昌論: "読出し専用型連想メモリに基づく高安全自動車用衝突チェックVLSIプロセッサ" 電子情報通信学会論文誌. J79-C-II. 698-705 (1996)
• [文献書誌] T. Hanyu: "Design of a One-Transistor-Cell Multiple-Valued CAM" IEEE Journal of Solid-State Circuits. 31. 1669-1674 (1996)
• [文献書誌] T. Hanyu: "Low-Power Multiple-Valued Current-Mode Integrated Circuit with Current-Source Control and Its Application" Proc. ASP-DAC '97. 413-418 (1997)
• [文献書誌] T. Hanyu: "2-Transistor-Cell 4-Valued Universal-Literal CAM for a Cellular Logic Image Processor" ISSCC Digest of Technical Papers. 46-47 (1997)
• [文献書誌] 青木孝文: "光ウェーブキャスティングに基づく並列コンピューティングアーキテクチャ" 電子情報通信学会論文誌. J79-D-I. 437-445 (1996)
• [文献書誌] 青木孝文: "商選択テーブルを用いない高基数除算器の構成" 電子情報通信学会論文誌. J79-D-I. 416-424 (1996)
• [文献書誌] H. Terada: "Flow-Thru Processing Concept and its Applications to Soft-Computing" Proc. 4th International Conference on Soft Computiong. 105-108 (1996)
• [文献書誌] H. Terada: "600MOPS Super-Pipelined Data-Driven Processors and Their Application to HDTV Signal Processing" Proc. Australasian Computer Architecture Workshop '96. (1996)
• [文献書誌] Y. Tohma: "Fault-Tolerant Design of Neurl Networks for Solving Optimization Problems" IEEE Trans. Comput.45. 1450-1455 (1996)
• [文献書誌] 当麻 喜弘: "再学習を利用したフォールトトレラントニューラルネットワーク" 電子情報通信学会技術研究報告. FTS96-46. (1996)
• [文献書誌] S. Noguchi: "Information Technology for the 21st Century" Proceeding of Second International Symposium on Parallel Architectures, Algorithms and Networks. 186-192 (1996)
• [文献書誌] K. Ike: "A Module Generator of 2-Level Neuron MOS Circuits" Proc. of the 4th International Conference on Soft Computing (IIZUKA '96). 109-112 (1996)
• [文献書誌] K. Hirose: "A Comparison of Parallel Multipliers with Neuron MOS and CMOS Technologies" Proc. of IEEE Asia Pacific Conf. Circuits and Systems (APCCAS '96). (1996)