多次元情報生体的処理システムの研究

1996 年度 実績報告書

• 研究課題/領域番号: 07248105
• 研究機関: 東京工業大学
• 研究代表者: 石原 宏 東京工業大学, 精密工学研究所, 教授 (60016657)
• 研究分担者: 柴田 直 東北大学, 工学部, 助教授 (00187402) ; 岩田 穆 広島大学, 工学部, 教授 (30263734) ; 米津 宏雄 豊橋技術科学大学, 工学部・電気・電子工学系, 教授 (90191668) ; 鳳 紘一郎 東京大学, 工学部, 教授 (60211538) ; 雨宮 好仁 北海道大学, 工学部, 教授 (80250489)
• キーワード: ニューロデバイス / 強誘導体 / 4端子デバイス / 適応学習 / 不揮発性メモリ

研究概要

本年度は生体的情報処理に関して以下の成果が得られた。
1)強誘電体膜のSi基板上への成長に関し検討を行い、エピタキシャル成長させたCeO_2膜をバッファー層として用いることにより、PZT膜が良好に形成できることを示した。また、ニューロン発振回路をSOI基板上に集積化した。
2)微細化MOSデバイスを用いて知能処理を実現するために,並列的アナログ動作と低エネルギー動作を特長とするアナログ・デジタル融合回路アーキテクチャを研究した。処理を高速化するDual-Line PWM方式,低電源電圧で動作する電荷-パルス変換回路方式を考案した.これらを用いて最小距離探索回路を0.8μmCMOSで設計・試作した。
3)前年度に考案した、特徴抽出機構を自己組織化する、デバイス特性のばらつきに強いアナログネットワークの集積回路化を試みた。各基本回路の実測動作特性は、計算機シミュレーション結果とよく一致し、ネットワークが自己組織化する見通しが得られた。
4)単一電子トランジスタを用いたボルツマンマシン型ニューロン回路の検討を行った。
5)パターン検索演算を完全並列に行うことで高速化して動画圧縮用ベクトル量子化デジタルプロセッサを試作した。
6)サイリスタ、バイポーラトランジスタを交流入力で動作させた時に生じるカオス現象を解析すると共に、CMOS回路のみで構成する自励発振型カオス回路を考案し、個別素子による検証を行った。

研究成果

• [文献書誌] K.Aizawa,T.Ichiki,T.Okamoto,E.Tokumitsu and H.Ishiwara: "Ferroelectric Propaerties of BaMgF_4 Films Grown on Si(100),(111) and Pt(111)/Si(100) Structures" Jpn.J.Appl.Phys.35.2B. 1525-1530 (1996)
• [文献書誌] Ikuo Sakai,Eisuke Tokumitsu and Hiroshi Ishiwara: "Preparation and Characterization of PZT Thin Films on CeO_2(111)/Si(111) Structures" Jpn.J.Appl.Phys.35・9B. 4987-4990 (1996)
• [文献書誌] B.K.Moon and H.Ishiwara: "Epitazial Growth of Conductive Strontium-Vanadate Films on Si(100) Substrates and Their Electrical Resistivities" J.Crystal Growth. 162. 154-160 (1996)
• [文献書誌] M.Akazawa and Y.Amemiya: "Directional Single-Electron-Tunneling Junction" Jpn.J.Appl.Phys.35・6A. 3569-3575 (1996)
• [文献書誌] Y.Amemiya: "Analog Computation Using Quantum Structures-A Promising Computation Architecture for Quantum Processors" IEICE Trans.Electronics. E・79C・11. 1481-1486 (1996)
• [文献書誌] M.Akazawa and Y.Amemiya: "Boltzmann Machine Neuron Circuit Using Single-Electron Tunneling" Appl.Phys.Lett.70・5. 670-672 (1997)
• [文献書誌] Atsushi Iwata and Makoto Nagata: "A Concept of Analog-Digital merged Circuit Architecture for Future VLSI's." International Journal of Analog Integrated Circuits and Signal Processing. 11・2. 83-96 (1996)
• [文献書誌] M.Nagata,A.Iwata,et al: "A minimum Distance Search Circuit using Dual-Line PWM Signal Processing and Charge Packet Counting Technique" International Solid-State Circuits Conference(ISSCC'97). TP2・3. 42-43 (1997)
• [文献書誌] Hiroo Yonezu,Kiyotaka Tsuji,Daisaku Sudo,and Jang-Kyu Shin: "Self-Organizing Network for Feature-Map Formation:Analog Integrated Circuit Robust to Device and Circuit Mismatch" J.Computers & Electrical Engineering. (to be published.).
• [文献書誌] J.K.Shin.E.Io.K.Tsuji.T.Sugiura.H.Yonezu.and N.Ohshima: "A Novel Optical Adaptive Neuro-Device Using a Split-Gate MOS Transistor" Jpn.J.Appl.Phys.(to be published.).
• [文献書誌] K.Hosono,K.Tsuji,K.Shibao.E.Io H.Yonezu.N.Ohshima.and K.Pak: "Fundamental Device and Circuits for Synaptic Connections in Self-Organizing Neural Networks" IEICE Trans.Electron.E79・C・4. 560-567 (1996)
• [文献書誌] T.Ohmi and T.Shibata: "Intelligence Implementation on Silicon Based on Four-Terminal Device Electronics" Journal“Advances in Microelectronics". (to be published).
• [文献書誌] T.Shibata and T.Ohmi: "Implementing Intelligence in Silicon Integrated Circuits Using Neuron-Like High-Functionality Transistors" Journal of Robotics and Mechatronics. 8・6. 508-515 (1996)