| 研究概要 |
1.ホール係数の応力効果
p型Siのピエド・ホール効果の実験を行った。電流I,磁場H,応力Xの種々の配置に関して、ホール係数と応力の図の傾斜からピエゾ・ホールテンソルP_<ij>の3つの成分P_<11>,P_<12>,P_<44>を求めることができた。
p-Siのピエゾホールに関する報告は一報(M. I. Tarasik et al. Soviet Phys. Semicond. 23・674(1989))あるが、これは不純物レベルの応力効果に主眼をおいたもので、ピエゾ・ホールテンソルの成分は求めていない。その意味で、我々の実験が最初である。
現在実験データの解析を行い変形ポテンシャルD_d,D_u,D_<u′>,重いホール,軽いホール,分裂したホール間の散乱,有効質量の影響を調べている。
2,Si-MOSキャパシタの実験
n-MOSキャパシタ,p-MOSキャパシタに関して引張力応力X||(100)とX||(1.10)を印加して容量(C-V)の変化を調べた。
全ての実験結果より、空乏領域でのC-Vの傾斜が応力に依存しないことがわかった。これよりSi-SiO_2の界面準位は応力により変化しないと理解される。
n-MOSは応力と共にCが小さくなった。これは、価電子帯の重いホールと軽いホールの縮退がとけ、キャリヤ濃度が減少して、その分、空乏層幅が増大したためと思われる。
p-MOSは応力と共にCが変化しないことがわかった。この理由については現在、考慮中である。
3.n-Siの谷間散乱の計算
谷間散乱の応力効果の理論式を導出した。また、ピエゾ抵抗効果の実験値より、谷間散乱の寄与を求めた。
|
