| 研究概要 |
アバランシェ増倍型a‐Si:H pin フォトダイオードの光応答時間は立上がり、立下がり共に約600μsで、この値は増倍の有無に無関係から、この応答時間は界面でのトラップに律速されているといえる。また、増倍領域で光電変換特性の傾きγは1で、増倍現象はキャリアの注入効果ではないと結論できる。障壁層にエチレンの流量を変えて禁制帯幅に傾斜を付けた200nm厚のa‐SiC:Hを,井戸層に200nm厚のa‐Si:Hを使った、3段の傾斜超格子構造フォトダイオードを試作し、伝導帯の不連続値ΔE_c=0.45eVで6.4倍の光電流増倍を観測した。増倍現象はΔE_cが0.35eVを越すと急増し、0.4eVで1段当たりの電子のイオン化確率が1.8に達することを確かめた。さらに、比抵抗0.1Ωcmのn型結晶Si基板上に厚さ500nmのノンドープの傾斜a‐SiC:H層を、その上に120nm膜厚のp型a‐SiC:Hを窓層として堆積した素子を試作し、結晶Siとa‐SiC:H膜との間に最大ΔE_c=0.7eVの伝導帯のオフセットを得た。この素子で20Vの低電圧で実効量子効率2を観測した。この結果、伝導帯の段差はアバランシェ増倍の低電圧化に有効であることを明らかにした。薄膜をCVDで堆積する際に、堆積容器内の圧力を変えると、マスクの下側に潜み込む堆積膜の先端形状を自由に制御できる事を見出し、ゲート電極をエミッタの極近傍に配置できる新しいヴォルカノ型エミッタ構造を提案した。中心のゲート電極の周囲に200nm厚の酸化膜を介して多結晶シリコン膜のエミッタを配置した素子で35Vと低い電子放出開始電圧を実現した。また、先端の曲率半径が約10nmのダイアモンド状カーボン膜でエミッタを形成し、2極管構造で最大75μAの放出電流を観測した。この値は同一構造の多結晶シリコン膜エミッタでの放出電流と比較して約150倍多い。この結果、ダイアモンド状カーボン膜の実効的な仕事関数は多結晶シリコンの70%に相当することがわかった。
|
