| 研究概要 |
平成7年度の研究は,制限された伝送路帯域を有効利用して効率的に情報伝送する変調技術を集積回路の内部のデータ転送回路に導入することにより,情報通信速度,電力効率を1桁以上向上させるとともに,必要な配線数を大幅に減少させる.これによりデータ転送のネックによるLSIの性能の壁をやぶることが目的である.このために,0.8μmCMOSデバイス技術を使用して,パルス変調信号によるデータ通信インタフェース回路を設計した。このCMOS技術で1GHzを直接処理するのは困難であるので,250MHzの4相クロックを使用して,等価的に1GHzに相当する1ナノ秒の時間分解能を得て,パルス幅変調信号の発生してデータ送信する回路とこれを受信する回路を設計した.さらに,ゲートアレイで実現しうる受信回路も実現した。これらについて,ハードウエア記述言語,論理シミュレータおよび回路シミュレータ(HSPICE)を用いて,回路の機能および性能を検証し,所期の性能が実現できることを確認した.この研究費で購入した時間分解能1ナノ秒の任意波形発生装置と既存のロジックアナライザーやオシロスコープによりパルス変調信号を作成して,パルス幅変調信号の送信,受信の基本原理の確認および機能評価,性能評価方法を研究した.その結果,1ナノ秒程度の精度の測定が可能であることを確認した.
|
