|
現在のスーパースカラ方式用に作られた実行コードのプログラム解析をもとに大規模データパスプロセッサの仕様決定のための調査を行なった。特に性能向上を目指す際のキ-ポイントとなる「並列性の抽出」「制御依存関係の効率的制御」「メモリシステムの高性能化」について詳しく調査をおこなった。
まず並列性抽出に関しては、制御依存関係と複雑なデータ依存関係による並列性抽出への制約を調査した。この結果、理想的な分岐制御システムおよびメモリシステムを仮定すれば、現在のスカラ・プロセッサに比較して数十〜数百倍の性能向上の可能性があることが判明した。そこで分岐制御システムとメモリシステムを理想化した100〜1000程度の演算器をもった大規模データパスプロセッサ・シミュレータを作成し、可能な限りの投機的実行を行なったところ、多数の演算器へ有効な命令を効率的にマッピングするためのアルゴリズムを開発しなければ十分な性能向上が得られないことが判明した。
次に制御依存関係の効率的制御については、大規模データパスプロセッサの実行形態に適合した制御方式の検討を行なった。大規模データパスプロセッサ方式では多数の分岐命令をまたがって命令を演算器にマッピングする必要があるので、分岐削除および効率的な投機実行機構の開発が重要である。これに関しては投機実行パス情報を利用した確率的な分岐制御方式を検討している。また分岐予測性能に応じた、分岐予測/投機実行/削除の切替えの必要性も明らかになった。
メモリシステムについては、キャッシュシステムの高性能化を中心に検討した。現在のキャッシュシステムが利用している参照アドレスの空間・時間の局所性の他に参照アドレスの線形予測を行なうことでメモリ参照オーバーヘッドの削減が可能であることを示した。またレジスタ数の制約などによる局所的メモリアクセスに関する調査も併せて行なっている。
|
