| 研究課題/領域番号 |
07458060
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 奈良先端科学技術大学院大学 |
|---|
研究代表者 |
渡邊 勝正 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (60026078)
|
|---|
| 研究分担者 |
高木 一義 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (70273844)
國島 丈生 岡山県立大学, 情報工学部, 助手 (20263436)
木村 晋二 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (20183303)
|
|---|
| 研究期間 (年度) |
1995 – 1997
|
| キーワード | ハードウェア / ソフトウェアコデザイン / ハードウェア / ソフトウェア協調動作 / 高位合成 / 再構成可能システム / ハードウェアアクセラレータ / FPGA / 汎用コプロセッサ / Cコンパイラ |
|---|
| 研究概要 |
本研究では、任意の回路を再構成して実現でき、計算機の主プロセッサと協調動作できる汎用コプロセッサ(General Purpose Coprocessor,GPCP)のアーキテクチャ、ハードウェアモジュールの自動生成手法、主プロセサとの協調動作手法の研究を行い、以下のような成果が得られた。
1.FPGAを用いた再構成可能なハードウェア、キャッシュメモリ、バスインタフェースから構成される汎用コプロセッサのアーキテクチャの提案を行った。また、実際にSunワークステーション用のプロトタイプの設計と実現を行った。プロトタイプでは、5万ゲート相当の可変回路部、1MBのキャッシュ、書き込みキューを持つインタフェースを実現した。
2.協調動作手法に関しては、バスアクセスをベースに用いて主プロセッサとコプロセッサとがデータ通信を行う手法を提案し、実際にSunのワークステーション上に実現してアクセス時間の評価やキャッシュの有効性を評価を行った。
3.協調設計手法に関しては、Cのプログラムをハードウェア化する手法、およびFPGA向け最適化手法の研究を行った。ついで、Cのプログラムの各関数毎でハードウェア実現した場合の実行時間とハードウェア量を評価する手法を提案し、関数の実現方法(ハードウェア実現かソフトウェア実現か)の決定手法の研究を行った。ハードウェアモジュールの最適化については、変数のビット幅を自動的に縮める手法、ビットレベル演算機能のまとめあげに基づく実行クロック数の最小化法、待ち状態を用いた演算のタイミング保証法の研究を行った。また、待ち状態で保護された経路を除いて最長タイミング経路を検出する手法の研究を行った。
4.実際の応用に関しては、いくつかの応用プログラムに関して実際に協調設計・動作を行い、構文解析など同じ入力について複数の比較を行う場合や、グラフィックスの応用のようにビットレベルの演算を含む場合において、汎用コプロセッサを用いた高速化の有効性を確認した。
|
