| 研究分担者 |
池田 隆英 (株)日立製作所, デバイス開発センタ, 副技師長
斉藤 敏夫 東京大学, 国際産学共同センター, 助手 (90170513)
平川 一彦 東京大学, 生産技術研究所, 助教授 (10183097)
藤田 博之 東京大学, 生産技術研究所, 教授 (90134642)
|
|---|
| 研究概要 |
薄膜SOI CMOS LSIデバイスは,将来のLSIデバイスとして注目を集めているが,デバイスサイズがサブ0.1ミクロンの領域に入ると,さまざまな揺らぎの問題がクローズアップされてくる.本研究の目的は,サブ0.1ミクロン薄膜SOI CMOS LSIデバイスの揺らぎの問題に焦点をあて,揺らぎの定量化及び揺らぎを補償する機構を回路・デバイス面から検討することにより,サブ0.1ミクロン薄膜SOI CMOS LSIデバイスを実現することである.
本年度は,実際に試作したサブ0.1ミクロン薄膜SOIデバイスの特性を詳細に評価するとともに,その特性ばらつきについて定量的に検討を行った.特に,完全空乏型SOI MOSデバイスにおけるSOI基板のSi膜厚ばらつきとデバイスのしきい値電圧の関係を詳細に検討した.その結果,Si膜厚揺らぎに周期に対してデバイスのチャネル幅が小さくなるほど,Si膜厚の揺らぎによりしきい値が大きく変動することを明らかにした.通常,Si膜厚揺らぎの抑制には高温アニールが行われるが,その結果揺らぎの周期は大きくなる.従って,将来薄膜SOIデバイスをDRAM等に応用するときに特性ばらつきが問題となることが予想される.一方、完全空乏型SOI MOSデバイスの新しいスケーリング法を確立し,微細化してもチャネル不純物濃度を低く抑えることにより特性揺らぎの問題は回避されることも同時に明らかにした.また,不純物の統計的揺らぎによる特性ばらつきに関しても検討を行い,SOIデバイスでは,従来のバルクデバイスに比べてしきい値電圧ばらつきが格段に抑制できることを明らかにした.
|
