| 研究概要 |
薄膜SOI CMOS LSIデバイスは,将来のLSIデバイスとして注目を集めているが,デバイスサイズがサブ0.1ミクロンの領域に入ると,さまざまな揺らぎの問題がクローズアップされてくる.本研究の目的は,サブ0.1ミクロン薄膜SOI CMOS LSIデバイスの揺らぎの問題に焦点をあて,揺らぎの定量化及び揺らぎを補償する機構を回路・デバイス面から検討することにより,サブ0.1ミクロン薄膜SOI CMOS LSIデバイスを実現することである.
今年度は,実際に試作したサブ0.1ミクロン薄膜SOIデバイスの特性を詳細に評価するとともに,その特性ばらつきについて実測データとシミュレーションにより検討を行った.具体的には,昨年度に確立した完全空乏型SOI MOSデバイスの新しいスケーリングに基づいて,デバイス微細化した場合の特性揺らぎを定量的に議論した.まず,プロセス起因によるしきい値電圧等の特性ばらつきに関して検討を行い,特にSOI膜厚が揺らいだ場合,完全空乏型SOI MOSFETデバイスのしきい値電圧が大きく変動することが明らかとなった.しかし,SOI膜厚はプロセス技術の進歩により改善が可能であり,将来的にはプロセス起因のばらつきは本質的な問題でないことを示した.次に,不純物数の統計的揺らぎによるしきい値電圧ばらつきについて検討した.この揺らぎは本質的な問題となりうるが,完全空乏型SOI MOSFETでは,チャネル不純物濃度を低く抑えたまま短チャネル効果等を抑制できるので,不純物数の統計的揺らぎによる特性揺らぎが,通常のバルクMOSFETに比べて格段に小さいことを明らかにした.
|
