超高速非同期式マイクロプロセッサの実現と評価に関する試験的研究

1995 年度 実績報告書

• 研究課題/領域番号: 07558036
• 研究種目: 試験研究(B)
• 研究機関: 東京工業大学
• 研究代表者: 南谷 崇 東京工業大学, 大学院・情報理工学研究科, 教授 (80143684)
• 研究分担者: 山田 八郎 日本電気(株), マイクロエレクトロニクス研究所, 研究専門課長 ; 籠谷 裕人 岡山大学, 工学部, 助手 (50271060) ; 上野 洋一郎 東京工業大学, 大学院・情報理工学研究科, 助手 (70262285) ; 米田 友洋 東京工業大学, 大学院・情報理工学研究科, 助教授 (30182851) ; 藤原 英二 東京工業大学, 大学院・情報理工学研究科, 教授 (20211526)
• キーワード: 非同期式プロセッサ / 非同期式回路 / 非同期式VLSIシステム / VLSIシステム設計 / 非同期式論理合成 / 非同期式回路テスト

研究概要

平成7年度の研究実績は以下のとおりである。
1)本試験研究で実現する非同期式プロセッサTITAC-IIの性能評価の容易性、実用レベルの標準性、簡明性を考慮して、32ビットRISCマイクロプロセッサMIPS-R3000の命令セットから浮動小数点演算を除いたサブセットを定義し、これをTITAC-IIの命令セット・アーキテクチャとして採用することとした。
2)非同期5段パイプライン方式を基本とし、31本の汎用レジスタから成るレジスタファイルと命令・データ分離の一次キャッシュを内蔵するレジスタ転送レベルのアーキテクチャ設計、機能設計を行なった。
3)データバス、命令キャッシュ、データキャッシュ、レジスタファイルを含む機能ブロックの論理設計を、Quasi-Delay-Insensitveモデルに実現的考慮を加味した遅延モデルのもとで7割程度終了した。
4)データバス及び制御回路におけるいくつかの非同期式基本モジュール(全加算器、C素子、ア-ビタなど)のトランジスタレベルの回路設計、マクロセル設計を完了した。
5)Quasi-Delay-Insensitive回路のテスト方式の検討を行ない、テスト容易化設計の指針を得た。
6)信号遷移グラフを動作仕様として、非同期論理回路モジュールを自動合成するアルゴリズムを開発し、ベンチマーク実験を実施した結果、比較的小規模な回路の生成に有効であることを確認した。
7)マイクロプロセッサの制御論理仕様を記述する依存性グラフにおいてマイクロ操作を並列化するアルゴリズムを開発した。

研究成果

• [文献書誌] 籠谷 裕人: "2相式非同期回路の高速化" 電子情報通信学会論文誌. J78-D-I. 416-423 (1995)
• [文献書誌] Stanislaw J. Piestrak: "Towards Totally Self-Checking Delay-Insensitive Systems" Proc. 25th Int. Symp. on Fault-Tolerant Computing. 228-237 (1995)
• [文献書誌] Ryuichi Takahashi: "Multilevel Logic Design for Testability Using Orthonormal Expansions" Proc. Int. Workshop on Logic Synthesis. 6-41-6-46 (1995)
• [文献書誌] I. Kurosawa: "A Basic Circuit for Asynchronous Superconductive Logic Using RSFQ Gates" Proc. 5th Int. Superconductive Electronics Conf.204-206 (1995)
• [文献書誌] Sung-Bum Park: "Automatic Synthesis of Speed-Independent Circuits from Signal Transition Graph Specifications" Proc. of 9th Int. Conf. on VLSI Design. 389-392 (1996)
• [文献書誌] Takashi Nanya: "A New Perspective on Asynchronous VLSI System Design (invited paper)" Proc. of 3rh Asia Pacific Conf. on Hardware Description Languages. 120-127 (1996)
• [文献書誌] M. Maewaza: "Pulse-Driven Dual-Rail Logic Gate Family Based on Rapid Single Flux Quantum(RSFQ) Devices for Asynchronous Circuits" Proc. of ASYNC'96. (1996)
• [文献書誌] 亀田 義男: "パルス駆動型非同期式回路の基本素子モデルと組合せ論理回路構成" 電子情報通信学会論文誌. (1996)
• [文献書誌] 籠谷 裕人: "相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現" 電子情報通信学会論文誌. (1996)
• [文献書誌] 上野 洋一郎: "BDD表現からの非同期式組合せ回路の構成法" 電子情報通信学会技術研究報告. FTS95-11. 1-8 (1995)
• [文献書誌] 高村 明裕: "非同期式回路に適した性能指向レイアウトの一手法" 電子情報通信学会技術研究報告. FTS95-12. 9-14 (1995)
• [文献書誌] 籠谷 裕人: "相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現" 電子情報通信学会技術研究報告. FTS95-30. 57-64 (1995)
• [文献書誌] 高村 明裕: "非同期式マイクロプロセッサTITAC-IIのアーキテクチャ" 電子情報通信学会技術研究報告. (1996)
• [文献書誌] 今井 雅: "非同期式乗算器の設計と試作" 電子情報通信学会技術研究報告. (1996)
• [文献書誌] 安江 一仁: "マイクロ操作の分解による非同期式プロセッサの高速化について" 電子情報通信学会技術研究報告. (1996)