| 研究分担者 |
引地 信之 (株)SRA技術本部, 先端技術開発部, 課長
木村 勉 豊田工業高等専門学校, 情報工学科, 助手 (80225044)
佐藤 淳 鶴岡工業高等専門学校, 電気工学科, 講師 (10235351)
塩見 彰睦 豊橋技術科学大学, 工学部, 助手 (60242921)
|
|---|
| 研究概要 |
平成7年度は,次の項目について研究を行なった.
(1)設計対象とするマイクロ・プロセッサのアーキテクチャ・モデルの範囲,アーキテクチャの記述方法および入力方法について検討を行なった.また,アーキテクチャの記述の検証系についても検討を行なった.
(2)与えられたアーキテクチャ記述および応用プログラム(ベンチマーク・プログラム)から,論理合成後のハードウェアのゲート数,性能,消費電力などを予測する方法について検討を行なった.
(3)上記(1)のアーキテクチャ・モデルの記述から,ハードウェアの論理合成可能なHDL記述を生成する方法について検討を行なった.
(4)上記(1)のアーキテクチャ・モデルの記述から,コンパイラ,アセンブラ,命令レベルのソフトウェア・シミュレータを生成する方法について検討を行なった
(5)本システムで生成されるマイクロ・プロセッサを,フィールド・プログラマブル・ゲートアレイ(FPGA)を用いて実装し,その性能評価が短時間で行なえる環境を構築しつつある.
本年度は特に上記(1)を中心に研究を行ない,アーキテクチャ・モデルの記述方法について検討した.その結果,設計の効率化を考慮してアーキテクチャ,リソース,命令仕様の形式で記述することとした.また,この形式に基づいてアーキテクチャ・モデルの入力を行うためのGUI(Graphical User Interface)を試作し,評価を行った.
|
