• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

1995 年度 実績報告書

超LSI生産システムにおけるテスト工程のコスト評価

研究課題

研究課題/領域番号 07650396
研究機関大阪大学

研究代表者

中前 幸治  大阪大学, 工学部, 助教授 (40155809)

キーワード超LSI生産システム / テスト工程 / テスト戦略 / ロット割り付けアルゴリズム / 稼働率 / MTBF / MTTR
研究概要

超LSI生産システムのテスト工程であるウェーハテスト工程およびファイナルテスト工程を時間とコストの両者に関して詳細にモデル化した。このモデルを用いた離散事象シミュレーションにより次の事項を評価した。
1.超LSI生産システムにおけるウェーハテスト工程とファイナルテスト工程へのLSIテスターの最適配分
LSIテスターの直接コストは全生産コストに比べて小さいが、LSIテスターの配分のようなLSIテスト戦略は超LSIの単価に影響を与える重要な要因の一つであるを明らかにした。
2.超LSI生産システムにおけるウェーハテスト工程の評価
(1)製品ロットの割り付けアルゴリズム
先入れ先だし、ジグ交換低減化アルゴリズム、および納期考慮ジグ交換低減化アルゴリズムの3種類のロット割り付けアルゴリズムを比較した。その結果、十分な台数のLSIテスターが利用できる場合は、アルゴリズムに関わらず超LSIの単価を最小に出来ること、十分な台数のLSIテスターが利用できない場合は、単価に関してはジグ交換低減化アルゴリズムが有効であることが分かった。
(2)LSIテスターの稼働率
処理ロット数に関して最適なLSIテスター台数を選んだとき、LSIテスターの稼働率が最大に、ロットあたりのコストは最小になることが分かった。
(3)LSIテスター台数に与えるMTBF及びMTTRの影響
LSIテスターの故障間の動作時間の平均値(MTBF)と故障時の平均修理時間(MTTR)をパラメータとして処理ロット数に関するLSIテスターの最適台数を求めた。その結果、MTBFが1000時間以上、MTTRが12時間以下であれば最適台数は変化せず、コストへの影響も小さいことが分かった。

  • 研究成果

    (1件)

すべて その他

すべて 文献書誌 (1件)

  • [文献書誌] K.Nakamae: "Test-Process Evaluation in LSI manufacturing-ATE planning effects on the total LSI manufacturing costs" IEEE Design & Tset of Computers. 発表予定).

URL: 

公開日: 1997-02-26   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi