研究概要 |
1.自動配線問題に関し、レイアウト制約(配線交差禁止や並行配線禁止など)を満たす解法として、二段階配線手法を採用することとし、概略配線経路決定において配線の高品質化と処理の高速化を継続検討した。レイアウト対象領域を分割してレイアウト制約条件を分割領域毎に処理する方法を提案し、処理時間改善を図った。得られた概略配線結果から忠実に経路割当てを行う詳細配線を実行し、レイアウト制約条件を満たす解を得た。その他、今後の配線アルゴリズムの比較検討のために、2,3の既知の手法も試作した。 2.高密度実装技術として有望なMCMの自動配線問題について、多層配線アルゴリズムを作成し、配線経路長の短縮効果、使用配線層数の削減効果を検討した。MCMは従来、デジタルシステムの実装を対象としているが、産業用および民生用の大規模システムにはアナログ・デジタル混載も多いので、いずれ、この分野でも大規模システムの実装技術として必要になってくる。今後の計画として、MCM配線問題にアナログ制約条件を組込む方法を検討していく。 3.設計工程上流からの自動化および高位レベルの回路合成技術を指向して、デジタルシステムのHDL(Verilog-HDL)を使用し、μP設計及び簡単なタイマー回路の設計を試行した。アナログHDLについては、現在、LEEEで標準化が進められている言語(VHDL-AMSなど)を調査した。今後は、標準化言語の性能を確認し、又、検討中の回路制約条件やレイアウト制約条件の表現を標準化言語へ変換する技術を策定する。 その他:大規模システムではテスト生成が大問題になりつつある。この問題への着手準備として、冗長故障検出プログラムを試作し、テスト生成の前処理で実行し、その効果を確認した。
|