|
1.アナログ回路の要求仕様とレイアウト制約条件の関連性調査により、レイアウト設計仕様として「陽に指定される制約条件」と「回路構成や過去の設計経験から暗黙の内に指定できる制約条件」とに分類できた。回路設計からレイアウト設計までの一貫した自動化を達成するには、暗黙の内に指定できる制約条件を過去の設計知識を整理、体系化し、DB化することが必要である。アナログ記述言語については現在、様々な提案が出始めており、レイアウト仕様の記述をどう組み込めるか、さらに研究が必要である。
2.複雑なレイアウト制約条件を満足するアナログ概略配線アルゴリズムを試作した。分枝限定法により、処理の高速化と高品質な配線結果を得た。新たな配線指標を提案して一層の高速化を図ると共に、分割統治法を併用することで大規模問題への対応を可能にした。分割統治の制御が今後の課題となった。
3.高密度高速伝送の実装技術であるMCMの多層配線アルゴリズムについて、配線経路長の短縮、使用配線層数の削減およびビア数の削減を目的にアルゴリズム改良を行い、所望の結果を得た。MCMは従来、デジタルシステムの実装を対象としているが、技術課題の点でアナログ及びアナデジ混載と同根の技術課題を有するので、この分野も大規模システムの実装技術として必要になってくる。
4.混載型LSIの統合設計環境の検討の基盤として、論理設計CADシステムの調査し、試用した。ハードウェア設計記述言語(Verilog-HDL)を用いた設定環境を利用して、μP及びデジタル応用回路を設計し、設計作業効率や設計品質に関して知見を深めた。また、大規模システムのテスト問題への対策として、組合わせ回路の効率的なテスト生成手法および順序回路の冗長故障判定法を試作し、実験によって有効性を確認した。
|
