|
平成7年度は、次の3点について研究を進め、成果を得た。
1.静的モード解析システムの整備-本研究の核となる静的モード解析システムの整備を行なった。モード制約集合を素性グラフとして表現し、制約充足問題を素性グラフのユニフィケーションとして解く方法によって、良好な効率を実現した。解析システムはModed Flat GHC自身で記述し、素性グラフはModed Flat GHCのプロセスとストリームを用いて実現した。本解析システムを、自分自身を含むかなり大規模なプログラムに対して適用することによって、いくつかのバグを取ることもできた。
さらに、今後の拡張のために、配列やモード多相の扱い、およびモードづけできないプログラムの誤り解析の方法の基礎検討を行ない、それぞれ実現の見通しを得た。
2.並列処理系の整備-並列処理系における最適化の研究のプラットフォームとなる並列計算機の整備を進めた。VMEバスに、バス変換アダプタを介してパーソナルコンピュータを接続することによって、既製ハードウェアを用いても、比較的容易に並列計算機が構成でき、しかもかなり良好な通信レイテンシをシステムレベルで達成できることがわかった。
また、その通信性能を活かすプロセッサ間通信ライブラリの設計製作を進めた。しかし、良好な通信性能をユーザレベルで提供するためには、通信ライブラリの設計と評価をさらに進め、また最適化技法を検討してゆく必要がある。この作業を、KLIC処理系の移植に先立って行なう必要がある。
3.Moded Flat GHCによる記述実験-記述能力検証の第一段階として、Moded Flat GHCによる記述実験を、動的データ構造の扱いを中心に進めた。従来、宣言型言語での動的データ構造の扱いの研究はほとんどなかったが、モード解析システム自身をModed Flat GHCで記述したことにより、並行論理型言語のプロセス構造を用いて、複雑な動的データ構造とその操作がModed Flat GHCの枠組の中で記述できることが明らかになった。
|
