| 研究概要 |
本研究ではまず前処理つき緩和法の高い並列性を効率良く実装する技術について研究を行ない発表を行なった。そこでは第一に、前処理行列U^<-1>L^<-1>のプロセッサへのマッピング手法を比較検討し、L^<-1>を列毎に、U^<-1>を行毎にマッピングする方法が,ロードバランスと通信量の両面で優れていることを示した。第二に前処理にかかる通信手法について研究を行ない、上記のマッピングのもとではバタフライ型の通信方式が一対一の通信よりも優れていることを示した。
次に、前処理つき緩和法を拡張して半導体回路にも使うことのできる解法である強制疎化LU分解法を提案し、研究を行なった。この方法はLU分解を部分的に再計算することによって前処理行列の更新を行なう前処理つき緩和法である。強制疎化LU分解法は部分的に行列分解の修正を行なうILU緩和法の拡張とみなすことができるが、ILU緩和法に比べ、回路のレイテンシを有効に活用して計算量を効率的に低下させることができる特長がある。この強制疎化LU分解法について、まず強制疎化の閾値と反復回数及び所要時間の関係を研究し、シミュレーション精度のおよそ半分が閾値として最適であることを実験的に示した。この場合99%の確率で1反復で収束するので、計算時間が1%程度増加する代わりに反復に関わるコストを削減することのできる「簡略化強制疎化LU分解法」を提案した。さらにこれらの方法が直接法よりも高速であり、その差は大規模回路ほど大きくなることを実験によって示した。
|
