| 研究概要 |
本研究では,単体MOSデバイスの寄生抵抗低減プロセス技術として、個別の選択Al-CVD技術・瞬時加熱型熱処理(RTA)技術を統合した「完全自己整合メタライゼーション技術」を確立し、0.1μm超高速MOSデバイス作製の基礎を築く。初年度である平成8年度において、以下の研究を行った。
(1)自己整合シリサイド/バリア形成技術:高速微細MOSデバイスにおけるコンタクト抵抗低減のため、TiSi_2を用いてゲート・ソース/ドレイン上で自己整合的にシリサイド化を行うTiサリサイド技術を確立し,さらにAl/Siの相互拡散を抑えるバリア層(TiN層)を,窒素プラズマによるシリサイド表面窒化により自己整合的に形成する方法を確立した。既に開発している選択Al CVC装置内で窒素プラズマを発生できる様プラズマ源を作成した。
(2)選択Al-CVC技術:TiNバリア形成後,引き続き同一チャンバー内で選択Al CVDを行う事により,Si/TiSi2/TiN/Al構造を実現した。バリア形成後,真空を破る事なく,連続的にCVD-Al堆積が可能となった為,下地膜表面自然酸化膜の影響のない極薄且つ平坦なAl膜の堆積が実現できる事を確認した。また,選択AlCVD成膜後の熱処理安定性について、Si/TiSi2/TiN/Al構造に電流を流し,その電気特性より熱処理安定性を評価した結果,450°C熱処理後もバリア特性は維持され,界面は安定である事を確認した。
(3)完全自己整合メタライゼーションMOSFETにおける寄生抵抗低減の効果をシミュレーションにより解析し,選択CVD-Alを用いる事で従来構造デバイスに比較して数倍の速度改善効果がある事を確認した。
以上,本研究は計画に沿って進展しており,「完全自己整合メタライゼーション技術」確立の見通しは立っている。
|
