| 研究概要 |
本研究では,単体MOSデバイスの寄生抵抗低減プロセス技術として、個別の選択Al-CVD技術・瞬時加熱型熱処理(RTA)技術を統合した「完全自己整合メタライゼーション技術」を確立し、0.1um超高速MOSデバイス作製の基礎を築く。平成10年度において、以下の研究を行った。
(1) 自己整合バリア層評価:
高速微細MOSデバイスにおけるコンタクト抵抗低減のためゲート・ソース/ドレイン上のTiサリサイド形成の後、さらにAl/Siの相互拡散を抑えるアモルファスバリア層(TiSiN層)を,窒素プラズマによるシリサイド表面窒化により自己整合的に形成し、そのコンタクト抵抗を評価し、従来技術と遜色ない低コンタクト抵抗が実現できる事を確認した。
自己整合バリア層は、Ti-Si-N三元系からなる10nmの極薄アモルファス層である事を確認した。
(2) 選択Al-CVD技術:TiSiNバリア形成後,引き続き同一チャンバー内で選択Al CVDを行う際に、高速、大面積成膜が必要である。DirectLiquidInjectionを用いた有機金属原料の大量供給方法を開発し、高速成膜を可能とした。
(3) 高周波特性;完全自己整合メタライゼーションMOSFETの高周波特性を、シミュレーションにより解析評価した。特に、電流駆動力を要する携帯電話送信アンプの様な用途には、選択CVD-Alを用いる事で従来サリサイド構造デバイスに比較して数倍の高周波特性改善効果がある事を確認した。現存のデジタル携帯電話の規格に合致した送信アンプの回路構成、バイアス法を検討した。
以上、MOSFETの寄生抵抗を極力低減する完全自己整合メタライゼーション技術を確立し、高周波アナログCMOSアンプ応用の基礎を確立した。
|
