研究概要 |
本研究では実装技術としてのVLSI化設計を視野の中心に据えた,次世代のディジタル映像の伝送,圧縮技法の研究を行った.具体的には,HDTVレベルのディジタル映像を対象とした,動画像の圧縮・復元処理および伝送用適用フィルタ処理に対する,新しいVLSI向きアーキテクチャの開発と,それに基づいたVLSI設計試作を行なった. 動画像の圧縮に関しては,国際標準であるMPEG2 HDTVレベル準拠の圧縮符号化・復号化システムの構築を実現するVLSIアーキテクチャ開発/VLSI設計した.ディジタル映像伝送用の各種適応フィルタに関しては,VLSI設計を視野においた新しい乗算器の構成法と,これを用いたフィルタのアーキテクチャの開発を行い実際にVLSIとして試作設計した.試作の結果,0.5μm2層アルミテクノロジで3.58×3.58mm^2の領域に10bit×10bitの乗算器を11タップ集積し,190MH_Zという高速動作をさせることが可能であることを確認した.これにより,ディジタル映像伝送用途に適したFIRフィルタを構成することができる.
|