| 研究概要 |
1,概略的な事前評価方式の研究
本研究で提示する仮想的なモデルアーキテクチャを利用した超並列処理用テストベッドでは、「緻密なシミュレーションによる厳密な定量的評価データよりも研究対象の概略的な見積もりデータを示すこと」に重点を置いた。そのために、「『概略的な評価項目』とは具体的にどのような機能として示されるか?」、また「どのようにしてユーザに示すのか?」などについて明らかにした。さらには、評価機能の実現においては、実システムや実マシン独立な定量的評価なども統合的に実行可能な方式について考察を加えた。
2,仮想的なモデルアーキテクチャの評価
まず、平成8年度の研究成果である仮想的なモデルアーキテクチャと、それをモデルとして設計した種々のソフトウェア機能あるいはハードウェア機構を評価するユーザ(研究者)との、インタフェースを設計した。その上で、1,の各機能を可視的などによって、より使い易くしたシステムを一例として設計した。超並列コンピュータシステム用システムプログラムの開発/評価を支援するために、実行時のシステムの負荷状態を解析する機能、および超並列プログラムの開発(プログラミングやデバッグ)を効率的に行うことを可能にするプログラミング支援機能例を設計し、その過程を通じて、提示した仮想的なモデルアーキテクチャの評価を行った。また、並列プログラミング支援機能と問題適応化機能(動的可変性の度合)との関連付けについても考察した。
|
