研究課題
基盤研究(A)
本研究では荷電粒子及びX線に対する2次元位置検出器としてPIN構造によるシリコン・ピクセル検出器の基礎開発を課題とした。PMOSピクセル検出器プロトタイプのテスト・ビーム実験を行い、予想された性能を確認したのち、PMOS検出器の高速化、リセット機能の追加及び光検出における短波長レスポンスの改善のための3種類の試験構造を製作した。SOIピクセル検出器は、SOIウエハーを使用する新しい概念に基づく一体型ピクセル検出器(SOIピクセル検出器)検出器である。現存する唯一の一体型ピクセル検出器の設計上及び半導体プロセス技術上の制約を克服するため、PINピクセル構造を基盤ウエハー内に形成し、増幅器回路はSOI絶縁膜で分離された低抵抗SOSシリコン層内に形成するものである。SOIウエハーの製作、基盤ウエハー内のPIN構造の特性の確認とSOIウエハーの酸化膜を介して低抵抗SOSシリコン層へのコンタクトを形成する試験構造の試作等を行った。その結果は、SOSウエハー上に試作した試験回路のプロセスはほぼ満足できるものであった。サブ・ミクロンCMOSプロセス(0.8ミクロン低温プロセス)によるCMOS集積回路の対放射線耐性のためのトランジスター・レベルでの試験結果は良好であった。最終年度において、別途開発してきた128チャンネルシリコン検出器用低雑音CMOS増幅器(アナログメモリー、スパース・データ・スキャン及びトリガー信号機能内蔵)の試作を行い試験中である。半田バンプによる50ミクロン・ピッチ、多チャンネルバンプ・ボンディングについては、実機大多チップ・プロトタイプを試作結果、ほぼ良好な結果が得られた。
すべて その他
すべて 文献書誌 (40件)
