|
冗長二進符号(以下RBCと略す)を用いた高速・高精度な信号処理システムの実現のため、本年度は以下の研究を行った。
RBC信号処理システムの適用範囲を拡大するために、昨年度の研究において3値のRBC信号を処理するためのCMOS形の三値RSフリップフロップを提案したが、提案した回路ではある条件において誤動作する可能性があり、その対策として今年度はRSフリップフロップの内部のフィードバック部分に新たな回路を付加する構成方法を提案し、回路シミュレータによる動作の確認を行った。その結果、誤動作の改善が確認された。また、RBC用シフトレジスタを構成するための三値のD(ディレー)タイプ-フリップフロップ回路を提案し、回路シミュレータによる動作確認を行った。
次に、低しきい値トランジスタと高しきい値トランジスタを組み合わせて消費電力の低減を図るマルチスレッショルドCMOS(MT-CMOS)構造のST(対称3値)論理ゲートについて、個別部品による試作実験を行った。各ST論理ゲート、RBC加算器に必要な桁上げ検出回路、及びそれらを用いた加算回路について、真理値表どおりに動作をすることを確認した。
さらに、アナログ-RBC変換回路として電流モードのA/Dコンバータを試作し、その動作確認を行った。また、電荷平衡形の回路構成のA/Dコンバータについて、ディジタル校正による高精度化の方法を試作実験、回路シミュレーションにより評価、検討した。
|
