ディジタル信号処理等において連続して実行される一連の加減算や乗算を、一つの複合算術演算として高速に実行する、新しい回路の構成法、および、このような複合算術演算回路を用いた高速の計算法について研究を行い、以下の成果を得た。 1.信号処理においてしばしば現れる連続する加算、乗算、加算を一つの複合算術演算と考え、これを高速に計算する和積和演算器の構成法を示し、その応用について考察した。 2.一連の乗算と加算を一つの複合演算として高速に実行する積和演算器を用いて、開平(平方根計算)を高速に行う新しい収束型の計算法を開発した。 3.乗数の変形を伴う乗算を実行する一種の複合演算回路である乗数変形機能付き乗算器を用いて、乗算型除算および開平に必要な、除数の逆数および平方根の逆数の近似値、さらには、平方根の逆数や平方の逆数等、演算数の種々の冪乗の計算を効率よく行う手法を開発した。 4.複合算術演算の中でしばしば現れる、入力が上位から順に時間差をもって到着するという条件下で、理論的に最速かつ最小で、実際にも有効な並列加算法を開発した。 5.暗号処理等において現れ、膨大な量の算術演算を要する長ビットの剰余除算に対して、拡張ユークリッド法およびバイナリ法に基づく二つのハードウェアアルゴリズムを開発した。 6.通常の半導体メモリに若干の論理機能を付加した機能メモリ上で、多数の加減算等を並列に高速に行う手法を示し、これを用いた動きベクトル検出手法を開発した。
|