学習機能を有する積層型マイクロ視覚情報処理システム

1998 年度 実績報告書

• 研究課題/領域番号: 09305023
• 研究機関: 東北大学
• 研究代表者: 小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
• 研究分担者: 栗野 浩之 東北大学, 大学院・工学研究科, 講師 (70282093) ; 羽根 一博 東北大学, 大学院・工学研究科, 教授 (50164893) ; 江刺 正喜 東北大学, 未来科学技術共同研究センター, 教授 (20108468)
• キーワード: 視覚情報処理 / リアルタイム / 学習機能 / 連想機能 / ニューラルネットワーク / 並列処理 / 三次元積層技術 / 張り合わせ技術

研究概要

821799
本研究は、3次元集積回路技術を用いてコンパクトな視覚情報処理システムを実現することをその目的としている。そのためには3次元集積化技術の確立と3次元集積化技術を有効に利用する回路技術の確立が重要である。
1. 3次元集積化技術
3次元集積化のための各要素技術の詳細な検討を行うとともに、これらを組み合わせた3次元集積化トータル技術の最適化を行った。最適条件を用いて試作したテストチップでトランジスタの良好な動作を確認した。
2. 視覚情報処理回路の設計
平成9年度はレジスター構成に特徴をもつ2次元視覚情報処理チップを試作、評価を行った。そして平成10年度は新たに2チップの設計を行った。
2-1 全並列型視覚情報処理チップ
入力センサー(フォトダイオード)と同数の処理プロセッサを同一チップ上に搭載して全ピクセル同時並列に高速処理が行える視覚情報処理プロセッサを設計した。センサーより入力された信号はコンパレーターにより2値化され1ビットのプロセッサで処理される。各プロセッサは相互に通信を行いながら、SIMD動作する。このプロセッサはプログラムを与えることにより高度の情報処理を自由に高速に処理することができる。2-2 人工網膜-V1チップ
人の生体に近い構成有する視覚情報処理チップの試作を行った。このチップまず人の網膜を模擬し肝体細胞回路、水平細胞回路、双極細胞回路、ガングリオン細胞回路より構成される。 さらにより高度な情報処理を行うため脳の後頭葉の視覚情報処理部位であるV1野を模擬した回路も搭載している。 このV1野モジュルは単純細胞回路、複雑細胞回路、超複雑細胞回路より構成され、画像認識の最も基本である線分の抽出とその線分の角度認識を高速に行うことができる。
上記、2つのチップは既に大規模集積システム設計教育センター(VDEC)を通して試作を始めており、平成11年度中に評価ができる予定である。

研究成果

• [文献書誌] M.Koyanagi,et.al: "New Three Dimensional Integration Technology for Future System-on-Silicon LSIs" IEEE International Workshop on Chip-Package Codesign CPD'98. 96-103 (1998)
• [文献書誌] M.Koyanagi,et.al: "Future System-on-Silicon LSI Chips" IEEE MICRO. 18. 17-22 (1998)
• [文献書誌] D.Kawae,M.Koyanagi,et.al: "Design of Real Time Micro-Vision System LSI with Three-Dimensional Structure" Proc.of the Workshop on Synthesis And System Integration of Mixed Technologies. 229-234 (1998)
• [文献書誌] K.Sakuma,M.Koyanagi,et.al: "A New Wafer-Scale Chip-on-Chip(W-COC)Packaging Technology Using Adhesive Injection Method" Extended Abstracts of the 1998 Conference on Solid State Devices and Materials. 286-287 (1998)
• [文献書誌] T,Matsumoto,M.Koyanagi,et.al: "Polymide Optical Waveguide with Multi-Fan-Out for Multichip Module System" Optoelectronic Interconnects. 133-144 (1998)
• [文献書誌] T,Matsumoto,M.Koyanagi,et.al: "New Three-Dimensional Wafer Bonding Technology Using the Adhesive Injection Method" Japanese Journal of Applied Phvsics. 1217-1221 (1998)
• [文献書誌] H.Kurino,M.Koyanagi,et.al: "Parallel Processor System Specific for Monte Carlo Analysis Based on Ring Bus Architecture" Exteded Abstracts 0f 1998 Sixth International Workshop on Computational Electronics. 62-65 (1998)