学習機能を有する積層型マイクロ視角情報処理システム

1999 年度 実績報告書

• 研究課題/領域番号: 09305023
• 研究機関: 東北大学
• 研究代表者: 小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
• 研究分担者: 栗野 浩之 東北大学, 大学院・工学研究科, 講師 (70282093) ; 羽根 一博 東北大学, 大学院・工学研究科, 教授 (50164893) ; 江刺 正喜 東北大学, 未来科学技術共同研究センター, 教授 (20108468)
• キーワード: 視覚情報処理 / リアルタイム / 学習機能 / 連想機能 / ニューラルネットワーク / 並列処理 / 3次元積層技術 / 張り合わせ技術

研究概要

学習機能を有する積層型マイクロ視覚情報処理システムを試作する上で最も重要となる3次元集積化システムの開発を中心に研究を進めた。三次元集積化システムを実現する上で重要である埋め込み配線形成技術、ウエーハ薄層化技術、バンプ形成技術、ウエーハ張り合わせ技術、位置合わせ技術の5つの要素技術を確立した。さらにこれら要素技術を用いてマイクロ視覚情報処理システムのテスト回路を試作、積層したテスト回路が動作することを確認した。
積層マイクロ視覚情報処理システムのテスト回路として2層からなる光センスアンプ回路を試作した。光センスアンプ回路に三次元構造を利用した場合、通常の二次元センサ回路と比較して、周辺回路を下層のウエーハに形成、センサのみを上層のウエーハに形成できるために、非常に大きな開口比を得ることが出来る。特にリアルタイム画像処理においては、その扱う情報が膨大であることから、高度な並列処理が必須であり、三次元集積回路は、これに最も適した構造を持っているといえる。
今回試作してテスト回路では上層に光センサーとしてフォトダイオード、その下層にセンスアンプ回路を形成した。上層のフォトダイオードと下層のセンスアンプ回路とは埋め込み配線、バンプを介して接続されている。SEM断面写真からこの構造を良好に作製できたことを確認し、垂直配線を通してフォトダイオードの特性、トランジスタ特性を測定したところ良好な結果を得ることができた。さらに上層のフォトダイオードと下層のトランジスタを用いた二層の光センスアンプ回路を評価したところ、光の入力強度に応じた出力電圧を得ることができており、光センスアンプ回路として良好に動作することを確認した。このように積層型マイクロ視覚情報処理システムを実現するための3次元集積回路技術を確立することに成功した。

研究成果

• [文献書誌] T.Matsumoto,M.Satoh,N.Miyakawa,H.Itani,H.Kurino,M.Koyanagi 他1人: "New Three-Dimensional Wafer Bonding Technology Using Adhesive Injection Method"Extended Abstracts of the 1997 International Conference on Solid State Devices and Materials. 460-461 (1997)
• [文献書誌] H.Kurino,T.Matsumoto,N.Miyakawa,K.-H.Yu,H.Itani,M.Koyanagi 他1人: "Three-Dimensional Integration Technology for Real Time Micro-Vision System"Proceedings of International Conference on Innovative Systems in Silicon. 203-212 (1999)
• [文献書誌] M.Koyanagi,H.Kurino,K.Sakuma,K.W.Lee,N.Miyakawa,H.Itani 他2人: "New Three Dimensional Integratoin Technology for Future System-on-Silicon LSIs"IEEE International Workshop on Chip-Package Codesign CPD'98. 96-103 (1998)
• [文献書誌] Daisuke Kawae,Hiroyuki Kurino,Mitsumasa Koyanagi: "Design of Real Time Micro-Vision System LSI with Three-Dimensional Structure"Proceedings of the Workshop on Synthesis And System Integration of Mixed Technologies. 229-234 (1998)
• [文献書誌] T.Matsumoto,N.Miyakawa,K.Sakuma,M.Satoh,H.Kurino,H.Itani,M.Koyanagi: "New Three-Dimensional Wafer Bonding Technology Using the Adhesive Injection Method"Japanese Journal of Applied Physics,1(3B). 1. 1217-1221 (1998)
• [文献書誌] Mitsumasa Koyanagi: "Three-Dimensional Wafer Level Packaging and System Integration Technology"International Packaging Strategy Symposium (IPSS). (1999)
• [文献書誌] 小柳光正: "ウェーハレベルの3次元化"(社)エレクトロニクス実装学会セミナー. (1999)
• [文献書誌] 小柳光正: "三次元実装でシステムLSIを"月刊 Semiconductor World11月号. 11月号. 68-72 (1999)
• [文献書誌] H.Kurino,K.Sakuma,T.Nakamura,D.Kawae,K.W.Lee,M.Koyanagi: "Three-Dimendional Integration Technology for Highly Parallel Image Processing Chip"International Symposium on Future of Intellectual Integrated Electronics( ISFIIE),. 175-181 (1999)
• [文献書誌] K.W.Lee,K.Sakuma,N.Miyakawa,H.Itani,H.Kurino,M.Koyanagi 他1人: "Three-Dimensional Integration Technology for Highly Parallel Image Processing Chip"The Electrochemical Society 1999 Joint International Meeting. Abstract No.962. (1999)
• [文献書誌] K.W.Lee,T.Nakamura,N.Miyakawa,K.T.Park,H.Kurino,M.Koyanagi 他3人: "Development of the Three-Dimensional Integration Technology for Highly Parallel Image Processing Chip"Extended Abstracts of the 1999 Conference on solid State Devices and Materials. 588-589 (1999)
• [文献書誌] H.Kurino,K.W.Lee,N.Miyakawa,K.T.Park,K.Y.Kim,M.Koyanagi 他5人: "Intelligent Image Senisor Chip with Three Dimensional Structure"The International Electron Devices Meeting. 879-882 (1999)
• [文献書誌] K.W.Lee,T.Nakamura,K.T.Park,K.Y.Kim,H.Kurino,M.Koyanagi 他3人: "Development of Three-Dimensional Integration Technology for Highly Parallel Image-Processing Chip"Jpn. J. Appl. Phys. Vol. 39 No.4B. (2000)