| 研究分担者 |
澤田 直 九州大学, 大学院・システム情報科学研究科, 助手 (70235464)
岩井原 瑞穂 九州大学, 大学院・システム情報科学研究科, 助教授 (40253538)
松岡 聡 東京工業大学, 大学院情報理工学研究科, 助教授 (20221583)
谷口 秀夫 九州大学, 大学院・システム情報科学研究科, 助教授 (70253507)
安浦 寛人 九州大学, 大学院・システム情報科学研究科, 教授 (80135540)
|
|---|
| 研究概要 |
本研究では,メモリ(特にDRAM)/ロジック混載技術,並列/分散処理技術,および,LSI間高速通信インタフェース技術に立脚した超LSIアーキテクチャおよびコンピュータ/電子機器システム・アーキテクチャを開発することを主目的としている.本年度は,主に以下の研究を遂行した.
1.高オンチップ・メモリバンド巾を活用するメモリパス構成法に関する研究:DRAM/ロジック混載LSIにおいては,DRAMがプロセッサ等のロジックと同一チップ上に搭載されるため,従来の「MPU+DRAM」分チップ型構成に比べて1桁程高いメモリ・バンド巾が活用可能となる.この高いオンチップ・メモリバンド巾をどう活用するかが,LSI設計上の鍵となる.本研究では,1チップ上にSRAMキャッシュとDRAM主記憶が搭載される場合を想定して,キャッシュ・リフィルの際にこの高メモリバンド巾を活用する方法を開発した.性能評価の結果,通常のキャッシュと比較して約13%のハードウェア・オーバヘッドの追加だけで,平均メモリ・アクセス時間を約20%削減できることが判明した.また,東大VDEC(大規模集積システム設計教育センター)によりチップの試作も行った.
2.DRAM/ロジック混載LSI向きDRAMリフレッシュ方式に関する研究:DRAM/ロジック混載LSIでは,汎用DRAMプロセス技術との相違ならびにロジック部からの高熱によりDRAMセルのデータ保持時間を汎用DRAM並に維持するのが難しくなる.データ保持時間が短くなるとDRAMリフレッシュの頻度を上げることになるが,これは性能低下および消費電力増大につながる.そこで,DRAM部の近傍にロジック部が存在することを逆に活かして,通常のリフレッシュよりもきめ細やかなリフレッシュ制御を行なうことでリフレッシュ頻度そのものを低減する方式を考案した.性能評価の結果,従来のリフレッシュ方式と比較して,最大で80%のリフレッシュ回数の削減率を達成した.
3.LSI間高速通信インタフェースの開発:メモリ/ロジック混載型システムLSI同士を相互接続するための高速通信インタフェースPPRAM-Linkの物理層,論理層(トランスミッション層,トランザクション層),APIの規格を開発した.同時に,物理層および論理層の回路も開発し,東大VDECによりチップを試作した.APIに関してもLinux OS上に実装を行ない,基本通信性能を測定した.
|
