不揮発性強誘電体ゲートトランジスタの記憶特性の解明とニューラルネットへの応用

1998 年度 実績報告書

• 研究課題/領域番号: 09450123
• 研究機関: 東京工業大学
• 研究代表者: 徳光 永輔 東京工業大学, 精密工学研究所, 助教授 (10197882)
• 研究分担者: 石原 宏 東京工業大学, フロンティア創造共同研究センター, 教授 (60016657)
• キーワード: 強誘電体 / 不揮発性メモリ / ニューラルネット / 強誘電体ゲートトランジスタ

研究概要

今年度は、昨年度に得られた基礎的な知見をもとに実際に強誘電体ゲートトランジスタを試作し、保持特性の改善と学習効果の抽出を試みた。前年度までにSBT(SrBi_2Ta_2O_9)を用いた強誘電体膜ゲートトランジスタの試作を行い、その不揮発性メモリ機能を確認していたが、その記憶保持時間は1時間程度であった。本研究ではまず、メモリ保持特性が短い原因を解析し、保持中に強誘電体に分極とは逆方向に印加される電界が存在すること、素子の動作点が強誘電体の分極-電圧特性のマイナーループ上にあることが主な原因であることを始めて明らかにした。そこでこの問題を解決するため、フローティングゲートを有する金属/強誘電体/金属/半導体構造(MFMIS)FETを作製して保持特性を評価した。上部MFMキャパシタの面積をMIS部よりも小さくすることで保持特性が改善されることが明らかとなった。現在までに、10時間の記憶保持後においてもドレイン電流のオンオフ比が3桁以上を保った素子の試作に成功している。次に、強誘電体ゲートトランジスタをマトリックス状に配置したシナプス結合素子を試作し、ニューラルネットワークで多用される重み付け積和演算が実行できることを確認した。しかも重みが電気的に書き換え可能であることを示した。最後に、強誘電体ゲー卜トランジスタと単接合トランジスタ、またはシュミットトリガ発振回路とを組み合わせてニューロン集積回路を作製し、入力パルスを印加するに従って出力発振周波数が増加するという学習機能を確認した。

研究成果

• [文献書誌] Shogo Imada: "Epitaxial Growth of Ferroelectric YMnO_3 Thin Films on Si(lll) Substrates by Molecular Beam Epitaxy" Jpn.J.Appl.Phys.37-1・12A. 6497-6501 (1998)
• [文献書誌] Byung-Eun Park: "Fabrication of PbZr_xTi_<1-x>O_3 Films on Si Structures Using Y_2O_3 Buffer Layers" Jpn.J.Appl.Phys.37-1・9B. 5145-5148 (1998)
• [文献書誌] S.M.Yoon: "Adaptrive-Learning Neuron Integrated Circuits Using Metal-Ferroelectric(SrBi_2Ta_2O_9)-Semiconductor(MFS)FETs" to be published IEEE Electron Device Letters. 20・5. (1998)
• [文献書誌] Eisuke Tokumitsu: "Electrical Properties of MFS-FET_s Using SrBi_2Ta_2O_9 Films derectly Grown on Si Substrates by Sol-Gei Method" Mat.Res.Soc.Symp.Proc.493. 459-464 (1998)
• [文献書誌] Tatsuya Kamei: "Numerical Analysis of Metal-Ferroelectric-Semiconductor Field-Effect-Transistors(MFS-FET_s)Considering Inhomogeneous Ferroelectric Polarization" IEICE TRANS.ELECTRON.E81-C・4. 577-582 (1998)
• [文献書誌] S.M.Yoon: "Electrical Characteristics of Neuron Oscillation Circuits Composed of MOSFET_s and Complementary Unijungtion Transistors" Jpn.J.Appl.Phys.37-1・3B. 1110-1115 (1998)