| 研究概要 |
(1) YSZ薄膜をSi基板上に800°Cで形成し、冷却速度を0.1〜1000K/sと変えて室温まで冷却後、その試料のC-V特性を測定したところ、C-V特性には殆ど変化が見られなかった。しかし、経時絶縁破壊特性において、冷却速度が1〜10K/sである試料が最も良い特性を示した。
(2) 高密度プラズマが試料に直接当たるようにした試料と、できるだけそれを抑制した試料のC-V特性を比較したところ、プラズマに直接当たった方が、可動イオンによる大きいヒステリシス幅を観測した。
(3) 基板温度460,470°Cの低温で作製したPZT薄膜は、従来と異なる単斜晶系の(110)PZTとして(100)YSZ薄膜上にヘテロエピタキシャル成長した。この薄膜は、300,325,350ﾟCと段階的にアニールしたところ、リーク電流密度が3Vで1x10^<-7>A/cm^2以下に低減し、C-V特性が分極に起因したヒステリシス特性を示した。
(4) Ir薄膜は基板温度600°CでYSZ層上にエピタキシャル成長するが、堆積速度が0.42nm/minと遅いと(100)主配向膜となり、1.2nm/minと速いと(111)主配向膜となることがわかった。この(100)主配向膜は、YSZ層の結晶性を是正するのに有効であった。
(5) エピタキシャル(001)PZT薄膜は(100)主配向あるいは混合配向Ir膜上に基板温度600°Cで、エピタキシャル(111)PZT薄膜は(111)主配向Ir膜上に基板温度650°C以上で得られた。
(6) PZT薄膜の配向が(001)に強くなればなるほど、またその結晶性が良くなればなるほど、その残留分極が大きくなり、リーク電流が減少する傾向にあった。
(7) YSZ層の誘電率の低下の原因が、YSZ層とSi基板との間に存在する約2.5nmの酸化Si層であることがわかった。この酸化Si層は、YSZ層形成温度の低減と、Zr_+Y金属膜の堆積制御により1.3nmに低減出来ることがわかった。
|
