ニューロベースダイナミックメモリの構成的研究

1999 年度 実績報告書

• 研究課題/領域番号: 09450135
• 研究機関: 東北大学
• 研究代表者: 中島 康冶 東北大学, 電気通信研究所, 教授 (60125622)
• 研究分担者: 小野美 武 東北大学, 電気通信研究所, 助手 (70312676) ; 佐藤 茂雄 東北大学, 電気通信研究所, 助手 (10282013)
• キーワード: ニューラルネットワーク / ダイナミックメモリ / ニューロチップ / 集積回路 / カオス / リミットサイクル / 非単調ニューロン / 連想記憶

研究概要

本研究ではニューロベースダイナミックメモリの完全な動作解明とその応用方法の確立、構成方法と学習能力の解明、さらに実時間処理を目指した集積回路化などを目的とした。第1に前述のように任意のリミットサイクルの連続モデルへの埋め込みと共存の可能性を、開発した学習方法により解析し、リミットサイクルに対する回路の記憶容量を解析した。それを実現できる集積回路の検討を合わせて行った。第2にサイクリックではない時系列遷移パターンの埋め込みと共存の可能性を同様に開発した学習方法により解析、また非単調ニューロンの使用も検討し、その高機能性を明らかにした。第3に入力ベクトルと埋め込まれたパターンとの相互作用、特に埋め込まれたパターン間の遷移に関する入力ベクトルの役割を解明するため、各種神経回路への通用を考慮し、カオスノイズを発生する集積回路を製作、その特性を測定評価して、ニューロチップとの結合を進めた。それとともに埋め込まれたリミットサイクルの性質とそれに対するカオスの影響についての詳細な解析を進めた。第4に製作した時系列パターンを発生できる小規模なニューロチップを試作測定し、その解析を数値実験と比較して行った。また合わせて結合荷重が量子化された層状構造の回路構成法について新しい発見があり、国際会議で発表すると共に回路設計に関する特許の申請をした。また結合荷重が量子化された回路の集積化に関して新たな多数決集積回路の提案を行い、特許申請すると共に試作によりその有効性を実証した。これらの結果を基に時系列情報の認識、入力情報に対する瞬時の最適値情報出力、その出力値に対する外部変化の回路へのフィードバックなどを検討し、実時間知的制御等へ対応可能なマイクロチップとしての構成に関する設計・製作を行いそれに基づき集積回路を製作し評価した。

研究成果

• [文献書誌] Tomochika Harada et al.: "New Nonvolatile Analog Memories for Building Associative Memories"Ext. Abst. Of the 1999 Int. Conf. On Solid-State Devices and Materials. 270-271 (1999)
• [文献書誌] Cheol-Young Park et al.: "Analog CMOS Implementation of Quantized Interconnection Neural Networks for Memorizing Limit Cycles"IEICE Trans.on Fundamentals. E82-A. 952-957 (1999)
• [文献書誌] Hidetoshi Tanaka et al.: "Integrated Circuits of Map Chaos Generators"IEICE Trans.on Fundamentals. E82-A. 364-369 (1999)
• [文献書誌] Tomochika Harada et al.: "A Content-Addressable Memory Using "Switched Diffusion Analog Memory with Feedback Circuit""IEICE Trans. On Fundamentals. E82-A. 370-377 (1999)
• [文献書誌] Tomochika Harada et al.: "A New Floating-Gate Analog Memory and An Analog Content-Adressable Memory for Building A New Intelligent System"Proc. Of the Workshop on Synthesis And System Integration of Mixed Technologies. 256-263 (1998)
• [文献書誌] Koji Nakajima: "Dynamic behaviors of an integrated circuit for recurrent neural networks"Proc. Of 1998 second Int. Conf. On knowledge-Based Intelligent Electronic Systems. 3. 260-267 (1998)