• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

1999 年度 研究成果報告書概要

光電子集積に適した新しい高速共有メモリアーキテクチャの研究

研究課題

研究課題/領域番号 09450144
研究種目

基盤研究(B)

配分区分補助金
応募区分一般
研究分野 電子デバイス・機器工学
研究機関広島大学

研究代表者

MATTAUSCH Hans J.  広島大学, ナノデバイス・システム研究センター, 教授 (20291487)

研究分担者 永田 真  広島大学, 工学部, 助手 (40274138)
岩田 穆  広島大学, 工学部, 教授 (30263734)
横山 新  広島大学, ナノデバイス・システム研究センター, 教授 (80144880)
研究期間 (年度) 1997 – 1999
キーワード共有メモリ / マルチポートメモリ / コピーバス / 光電子集積回路 / メモリアクセス衝突 / 階層構造型マルチポートメモリ
研究概要

この研究プロジェクトの目的は、大バンド幅をもつ新しい共有メモリを確立することであった。この大バンド幅をもつ共有メモリが実用化されることによって、この分野の技術の進歩を十分にもたらすことができる。ただ問題点は、光導波路を用いた光による信号の伝播を行う光電子集積回路が、この目的を達成するために必要かどうかにあった。
このプロジェクトの主な成果は、新しい高面積効率マルチポートメモリアーキテクチャの開発及び検証である。このアーキテクチャにより、大容量とTbit/sのアクセスバンド幅をもつ共有メモリを実現することができる。32ポート以上で独立かつ並列にアクセスできれば、Tbit/sのアクセスバンド幅が実現可能となる。従来の技術と比較して、本アーキテクチャは面積効率とアクセスバンド幅の両方を大幅に改善することができる。アクセスバンド幅は、おおよそポート数に比例して増加する。また、面積の削減の割合をSRAMを場合において検証した。その結果、4、8、16及び32ポートにおいてそれぞれ1/2、1/5、1/14および1/30以下に面積を削減できることがわかった。
光電子集積回路は、このプロジェクトにおいて技術的なブレークスルーを達成するために必要ではない。しかし、さらに高いバンド幅や32ポート以上をもつために、我々は新しいコピーバス共有メモリアーキテクチャを開発した。このことから、必要となる高い転送ビットレートをコピーバスによって実現するために、光導波路を用いた光による信号伝達が必要であると考えられる。

  • 研究成果

    (12件)

すべて その他

すべて 文献書誌 (12件)

  • [文献書誌] Mattausch,Hans Jurgen: "Hierarchical architecture for area-efficient integrated N-port memories with latencyfree multu-gigabit per second access bandwidth"IEE Electronics Letters. 35. 1441-1443 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] 籠見 嘉之: "Fast quadratic increase of multiport-storage-cell area with port number"IEE Electronics Letters. 35. 2185-2187 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] Mattausch,Hans Jurgen: "Aera-Efficient Multiport Memories for the This Tb/s Bandwidth Era"Proceed.25th European Solid-State Circuits Conference. 126-129 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] Mattausch,Hans Jurgen: "Application of Port-Access-Rejection Probability Theory for lntegrated N-Port Memory Architecture Optimization"IEE Electronics Letters. 34. 861-862 (1998)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] 山田 耕太郎: "An Area-Efficient Circuit Concept for Dynamical Conflict Management of N-Port Memories with Multi-GBit/s Access Bandwidth"Proceed.24th European Solid-State Circuits Conference. 140-143 (1998)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] Mattausch,Hans Jurgen: "Hierarchical N-Port Memory Architecture Based on 1 -Port Memory Cells"Proceed.23rd European Solid-State Circuits Conference. 348-351 (1997)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] H.J. Mattausch: "Hierarchical architecture for area-efficient integrated N-port memories with latency-free multi-gigabit per second access bandwidth"IEE Electronics Letters. 35. 1441-1443 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] Y. Tatsumi: "Fast quadratic increase of multiport-storage-cell area with port number"IEE Electronics Letters. 35. 2185-2187 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] H.J. Mattausch: "Aera-Efficient Multiport Memories for the Tb/s Bandwidth Era"Proceed. 25th European Solid-State Circuits Conference. 126-129 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] H.J. Mattausch: "Application of Port-Access-Rejection Probability Theory for Integrated N-Port Memory Architecture Optimization"IEE Electronics Letters. 34. 861-862 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] K. Yamada: "An Area-Efficient Circuit Concept for Dynamical Conflict Management of N-Port Memories with Multi-Gbit/s Access Bandwidth"Proceed. 24th European Solid-State Circuits Conference. 140-143 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] H.J. Mattausch: "Hierarchical N-Port Memory Architecture Based on 1-Port Memory Cells"Proceed. 23th European Solid-State Circuits Conference. 348-351 (1997)

    • 説明
      「研究成果報告書概要(欧文)」より

URL: 

公開日: 2001-10-23   更新日: 2021-04-07  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi