瞬時応答性を有する知能集積システム用VLSIプロセッサのハイレベルシンセシス

1998 年度 実績報告書

• 研究課題/領域番号: 09450162
• 研究機関: 東北大学
• 研究代表者: 亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
• 研究分担者: 張山 昌論 東北大学, 大学院・情報科学研究科, 助手 (10292260) ; 羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
• キーワード: 並列構造VLSIプロセッサ / 演算遅れ時間最小化 / スケジューリング / アロケーション / 空間並列構造 / 並列データ供給 / 衝突チェックVLSIプロセッサ / ステレオビジョンVLSIプロセッサ

研究概要

演算器間での通信オーバヘッドのない空間並列構造ブロックが、パイプラインで接続されているモデルを取り上げ、チップ面積制約下での演算遅れ時間最小化を達成する設計手法を考察し、以下のような知見を得た。
1. パイプライン処理のレベルでは、各ステージ間での性能マッチングが必要である。さらに、各ステージ内部の空問並列構造においては、演算器の面積時間積最小化が最高性能を実現する指針となる。
2. 衝突チェックVLSIプロセッサの高性能化を検討し、読出し専用連想メモリやビットシリアルパイプライン座標変換演算器などが、面積時間積最小化に有用であることを明かにした。
次に、演算部の並列構造のみではなく、メモリと演算器間の通信ボトルネックを解決するためのハイレベルシンセシス法について考察し、以下のような知見を得た。
3. 同時にメモリから読出すべきデータを、最小数の異なるメモリモジュールに記憶する、最適メモリアロケーションを考案した。これは周期性に着目した探索法である。
4. 左右の対応点を絶対値差分演算に基づき探索する、ステレオビジョンVLSIプロセッサへ応用し、転送ボトルネックのない最適メモリアーキテクチャとして有用であることを確認した。
次年度以降は、スケジューリンングとアロケーションを融合した最適化、レイアウトから算出されたチップ面積など物理レベルの実現を反映した設計法、さらに、より一般的な並列構造モデル、通信オーバヘッドを考慮したモデル、イメージセンサからの並列アクセスまでを考慮したモデルなどに対する最適設計法を研究する意義がある。

研究成果

• [文献書誌] M.Hariyama,M.Kameyama: "Design of a Collision Detection VLSI Processor Based on Minimization of Area-Time Products" Proc.of the 1998 IEEE International Conference on Robotics and Automation. 3691-3696 (1998)
• [文献書誌] M.Hariyama,M.Kameyama: "Optimal Design of a Parallel VLSI Processor Based on Minimization of Area-Time Products and Its Application" Proc.of the Workshop on Synthesis And System Integration of Mixed Technologies,SASIMI'98. 179-185 (1998)
• [文献書誌] 澤田昌之,張山昌論,亀山充隆: "距離変換に基づくVLSI向きロボットマニピュレータ軌道計画アルゴリズム" 平成10年度電気関係学会東北支部連合大会. 304 (1998)
• [文献書誌] 張山昌論,中山啓満,亀山充隆: "再構成可能ステレオビジョンVLSIプロセッサの構成" 平成10年度電気関係学会東北支部連合大会. 305 (1998)
• [文献書誌] 堀井崇史,羽生貴弘,亀山充隆: "共通バス本数最小化に着目したロジックインメモリVLSIシステムの設計" 平成10年度電気関係学会東北支部連合大会. 319 (1998)
• [文献書誌] 張山昌論,李昇桓,亀山充隆: "最適メモリアロケーションに基づくロボットビジョンVLSIプロセッサの構成" 第16回 日本ロボット学会学術講演会. 701-702 (1998)
• [文献書誌] 張山昌論,来山信康,亀山充隆: "高安全知能集積システム用画像認識プロセッサの構成" 計測自動制御学会東北支部第179回研究集会. No.179-6. (1998)