| 研究課題/領域番号 |
09450162
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計測・制御工学
|
|---|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
|
|---|
| 研究分担者 |
張山 昌論 東北大学, 大学院・情報科学研究科, 助手 (10292260)
羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
|
|---|
| 研究期間 (年度) |
1997 – 1999
|
| キーワード | リアルワールド応用知能集積システム / ハイレベルシンセシス / スケジューリング / アロケーション / ロジックインメモリアーキテクチャ構造 / 空間並列構造 / 相互結合回路網 |
|---|
| 研究概要 |
環境の動的化に高速に応答する、瞬時応答性を有する、高安全システム、ロボットシステム、マルチメディアシステムなどのリアルワールド応用知能集積システム用VLSIプロセッサのハイレベルシンセシスに関する研究を行った。
ある要素の拘束条件下で、ある要素に対応する目的関数を最適にするハイレベルシンセシスを議論するときには、具体的応用上で議論し、その後にその手法を一般化するアプローチが有用であると考え、ステレオビジョンVLSIプロセッサ、衝突チェックVLSIプロセッサ、軌道計画VLSIプロセッサなどの応用を取り上げ、それらのVLSI向きアルゴリズムを検討した。次いで、そのアルゴリズムを処理するVLSIプロセッサ演算部の最適設計方法を考察した。知能集積システム用VLSIプロセッサの高性能化を達成するため、時間制約下でのチップ面積最小化を実現する並列構造プロセッサ、メモリ部と演算部の転送ボトルネックを解決するロジックインメモリ構造のハイレベルシンセシス方法を提案することができた。以下にその主要な成果を列挙する。
1.ディープサブミクロンVLSIプロセッサの高性能化のためには、配線遅延の影響を受けない、メモリからの並列データ転送を高速に行えるアーキテクチャの構築が望まれている。この問題に対し、並列化メモリモジュールと演算器間のデータ転送の効率化と高速化を目的とした、最適アロケーション手法を考案し、ステレオビジョンVLSIプロセッサヘ適用し、その有用性を実証した。
2.衝突チェックVLSIプロセッサとして、階層的に座標変換と照合演算を繰り返すVLSI向きアルゴリズムを考案し、読出し専用CAMとビットシリアルパイプラインアーキテクチャに基づくVLSIプロセッサの設計・試作を行った。
3.ロボットが自律的に作業を遂行するための軌道計画として、作業空間においてロボットが障害物から離れた空間を移動するようなコンフィグレーションを優先的に探索することにより、確率的に高速化を行うVLSI向きアルゴリズムを考案した。演算器を冗長に用いたアロケーションにより、相互結合回路網が最小化される方法を見出し、ロジックインメモリ構造のVLSIを構成できることを明らかにした。
|
