| 研究課題/領域番号 |
09480049
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
南谷 崇 東京大学, 先端科学技術研究センター, 教授 (80143684)
|
|---|
| 研究分担者 |
上野 洋一郎 東京電機大学, 工学部, 講師 (70262285)
桑子 雅史 東京大学, 先端科学技術研究センター, 助手 (20292766)
中村 宏 東京大学, 先端科学技術研究センター, 助教授 (20212102)
|
|---|
| キーワード | 非同期式回路 / VLSI設計 / マイクロプロセッサ / アーキテクチャ / 論理設計 |
|---|
| 研究概要 |
非同期式VLSIに適したアーキテクチャの提案とその効果を実証することと、大規模な非同期式システムの設計方法論の開発と検証を目的として非同期式スーパースカラプロセッサTITAC-3のRTL設計を行なった。分岐予測機構・命令キャッシュ・データキャッシュのそれぞれについて、シミュレーションによってその最適な方式と最適な設計パラメータを明らかにした。また、従来の同期式スーパースカラよりも高い命令実行並列性を実現するカスケードALU方式を提案した。TITAC-3は、RTLシミュレーションによってIPC(Instruction per Cycle)=1.90,285MIPSの性能が得られることを確認した。
非同期式データパス回路の設計技術として、DCVSL(Differential Cascode Voltage Switch Logic)の特徴を利用して休止相遅延や制御遅延を隠蔽する細粒度パイプライン方式を提案し、最適な細粒度分割方法を明らかにし、シミュレーションによる性能評価を行なった。また、乗算器・除算器などの演算回路の非同期式による高速な実現を明らかにした。同期式論理演算回路にSDIモデルに基づく完了信号生成回路を付加する手法を提案し、その評価を行なった。
非同期式制御回路の設計技術として、CSC-conflict(Complete-State-Coding Conflict)を解決するために適切な順序関係を追加することによってSTG(Signal Transition Graph)から高速な非同期式制御回路を生成する手法を提案し、その評価を行なった。また、制御対象となるデータパス回路の遅延特性に基づいてSTGに順序関係を追加することで、QDIモデルまたはSDIモデルに基づく高速な制御回路を実現する手法を提案し、その評価を行なった。
|
