| 研究課題/領域番号 |
09480049
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
南谷 崇 東京大学, 先端科学技術研究センター, 教授 (80143684)
|
|---|
| 研究分担者 |
上野 洋一郎 東京電気大学, 工学部, 講師 (70262285)
桑子 雅史 東京大学, 先端科学技術研究センター, 助手 (20292766)
中村 宏 東京大学, 先端科学技術研究センター, 助教授 (20212102)
|
|---|
| 研究期間 (年度) |
1997 – 1999
|
| キーワード | 非同期式プロセッサ / 非同期式回路 / 非同期式VLSIシステム / VLSIシステム設計 / 非同期式論理設計 / 非同期式回路テスト |
|---|
| 研究概要 |
大規模かつ高性能な非同期式システムを実現するための設計支援技術を確立した。以下にその要点を述べる。
1.非同期式プロセッサTITAC-2の速度性能及び電力消費の評価を行なった。この評価結果に基づき、非同期式パイプラインを高速化する指針と、電力-性能比を改善する指針を明らかにした。
2.大規模な非同期式システムの設計方法論の開発と検証を目的として、非同期式スーパースカラプロセッサTITAC-3のRTL設計を行なった。従来の同期式スーパースカラよりも高い命令実行並列性を実現するカスケードALU方式を提案し、TITAC-3に採用した。TIT AC-3はIPC=1.90,285MIPSの性能が得られることをシミュレーションによって確認した。
3.DCVSL(Diffential Cascode Voltage Switch Logic)の特徴を利用して休止相遅延や制御遅延を隠蔽する細粒度パイプライン方式を提案し、その評価を行なった。非同期式演算回路の高速な実現を明らかにした。演算回路にSDIモデルに基づく完了信号生成回路を付加する手法を提案し、その評価を行なった。
4.CSC-conflict(Complete-State-Coding conflict)を解決するために適切な順序関係を追加することによってSTG(Signal Transition Graph)から高速な制御回路を生成する手法を提案し、その評価を行なった。また、制御対象となるデータパス回路の遅延特性に基づいてSTGに順序関係を追加することで、高速な制御回路を実現する手法を提案し、その評価を行なった。
5.テストにおける非同期式回路特有の問題であるPremature Completion Signalingの影響を少なくすることを考慮したBICS(Built-In Current Sensor)によるオンラインテスト手法を提案した。
6.瞬間的なパルスを情報担体とするパルス論理によって非同期式データパス回路を実現する手法を提案した。
|
