上流からのVLSIテスト容易化合成に関する基礎研究

1999 年度 実績報告書

• 研究課題/領域番号: 09480054
• 研究機関: 奈良先端科学技術大学院大学
• 研究代表者: 藤原 秀雄 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (70029346)
• 研究分担者: 井上 智生 広島市立大学, 情報科学部, 助教授 (40252829) ; 増澤 利光 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (50199692) ; 井上 美智子 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (30273840)
• キーワード: テスト容易化設計 / テスト容易化合物 / 高位合成 / VLSIテスト / データフローグラフ / レジスタ転送レベル / データパス / コントローラ

研究概要

平成11年度は、平成10年度に引き続き、レジスタ転送レベルでのテスト容易化設計法のさらなる改良、プロトタイプシステムでの実回路データの実験、さらにそれに基づくテスト容易化高位合成法に関する研究を行った。具体的な研究成果を以下に示す。
1.完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法:
レジスタ転送レベルで記述されたVLSI回路に対する、完全故障検出効率を保証するテスト容易化設計法を提案した。提案手法は、コントローラとデータパス各々に対してテスト容易化設計およびテスト生成を行い、得られたテストパターンをVLSI回路に実動作速度で印加できることを保証するため、テストプラン生成回路を付加する。ベンチマーク回路を用いた実験で、完全スキャン設計法とほぼ同等のハードウエアオーバーヘッドで、テスト生成時間およびテスト実行時間を大幅に短縮できた。
2.無閉路部分スキャン設計に基づくデータパスのテスト容易化高位合成におけるバインディング手法:
無閉路構造に基づく部分スキャン設計のための、データパスのテスト容易化高位合成手法を提案した。スケジュールされた動作記述(データフローグラフ)に対して、面積(リソース数)の最小性を満たしながら、無閉路化のためのスキャンレジスタ数を最小にする演算器とレジスタのバインディング法を提案した。本手法は、テスト容易性を考慮しない従来手法と比較して、リソース数を増やすことなく、無閉路化のためのスキャンレジスタ数の小さいレジスタ転送レベルデータパスを合成することができる。

研究成果

• [文献書誌] 和田弘樹: "完全故障検出効率を保証するデータパスの非スキャンテスト容易化設計法"電子情報通信学会論文誌 D-1. J82-D-I,7. 843-851 (1999)
• [文献書誌] 高崎智也: "無閉路部分スキャン設計に基づくデータパスのテスト容易化高位合成"電子情報通信学会論文誌 D-1. J83-D-I,2. (2000)
• [文献書誌] 高崎智也: "A High-Level Synthesis Approach to Partial Scan Sesign Based on Acyclid stsuetuie"Proc,IEEE 8th Asian Test Symposium. 309-314 (1999)
• [文献書誌] 大竹哲史: "A Method of Test Generation for Weakly Testable Data Paths Using Test Knowledye Extrcted from RTL Description"Proc,IEEE 8th Asian Test Symposium. 5-12 (1999)
• [文献書誌] Debesh Kumar DAS: "New DFT Techmigues of Non-Scan Seyuoutial Circuits with Complete Fauet Efficiency"Proc,IEEE 8th Asian Test Symposium. 263-268 (1999)
• [文献書誌] 和田弘樹: "Design for Strong Testability of RTL Data Paths to Procide Complete Fault Efficiency"Proc,13th Int.Conf.on VLSI Pesign. 300-305 (2000)
• [文献書誌] 大竹哲史: "Porc.Asia and South Pacific Desigu Autowation 2000"A Non-Scan DFT Method at Register Tramsfer Level to Achieve Complete Fault Efficieucy. 6 (2000)