新しい界面制御技術を用いたInP系超高速・超低消費電力HEMTの試作

1997 年度 実績報告書

• 研究課題/領域番号: 09555092
• 研究機関: 北海道大学
• 研究代表者: 橋詰 保 北海道大学, 大学院・工学研究科, 助教授 (80149898)
• 研究分担者: 関 昇平 沖電気工業(株)研究開発本部半導体研究科, グループリーダー(研 ; 呉 南健 北海道大学, 大学院・工学研究科, 助手 (00250481) ; 赤澤 正道 北海道大学, 大学院・工学研究科, 助教授 (30212400) ; 長谷川 英機 北海道大学, 大学院・工学研究科, 教授 (60001781)
• キーワード: インジウムリン / ショットキー障壁 / 界面制御 / 電気化学プロセス / シリコン超薄膜制御層 / HEMT

研究概要

インジウムリン(InP)を基板とし、これに格子整合するInAlAs/InGaAs HEMTは、チャネル材料として電子輸送特性に優れたInGaAsを能動層として用いるため、超高周波特性と低雑音特性を有し、次世代のマイクロ波・ミリ波デバイスとして最有望視されている。しかしながら、ゲート電極として用いられるInP系材料へのショットキー接合では、接合の障壁高さが低く、ゲート漏れ電流が大きいため、電池駆動を余儀なくされる移動体通信用デバイスへの応用が危ぶまれている。本研究では、新しい電気化学プロセスによるショットキー界面制御技術と「シリコン超薄膜制御層」を利用したMIS界面制御技術を用いて、「安定かつ高い障壁を有する超高速ショットキーゲートInAlAs/InGaAsHEMT」と、「超低消費電力性と大振幅動作性を有する絶縁ゲートInAlAs/InGaAsHEMT」を試作・開発することを目的とする。得られた成果を以下にまとめる。
1)InP系混晶半導体のInAlAsおよびInGaAsに対しても、良好なPtショットキー接合が電気化学プロセスによって実現できた。ショットキー障壁高さは、それぞれ、0.9eV,0.5eVとなり、従来の蒸着法によるショットキーダイオードの場合より、300meV以上も高い障壁高が得られた。
2)電気化学プロセスをInAlAs/InGaAsヘテロエピウェハ-上のゲート電極形成に適用し、最小寸法0.3μmのマッシュルーム形ゲート電極の形成に成功した。
3)1Hz〜1GHzの広範囲な周波数領域にわたって、InGaAsMIS構造のC-V特性を測定し、界面準位からの小信号応答を詳細に解析した結果、1MHz以上の高周波領域においても界面準位がデバイス特性に影響を与えることが明らかになり、これが、「シリコン超薄膜制御層」を利用したMIS界面制御技術によって抑制されることを示した。
4)InAlAs/InGaAsヘテロエピウェハ-上に、シリコン超薄膜制御層を含むMIS構造を作製し、そのC-V特性の詳細な評価から、界面準位密度5x10^<10>cm-^2eV^<-1>以下の良好なMIS構造が形成できることを示した。
5)「シリコン超薄膜制御層」を利用したMIS界面制御技術を利用して、ゲート長2μmの絶縁ゲート形HEMTを試作し、相互コンダクタンス170mS/mm、ゲートリ-ク電流2nm/mm以下の良好な特性を得た。

研究成果

• [文献書誌] T.Hashizume: "Dominant Electron Trap with Metastable State in Molecular Beam Fpitaxial GaAs Grown at Low Tenperatures." Jpn.J.Appl Phys. Vol 36 Part.1. 1775-1780 (1997)
• [文献書誌] K.Ikeya: "Successful Surface Passivation of Air-Exposed AlGaAsbyn Silicon Interface Control Layer Based Technique" Jpn.J.Appl Phys. Vol.36 part 1. 1756-1762 (1997)
• [文献書誌] Y.Dohmae: "Capacitance-Voltage Behavior of Insulated Gate InGaAs HEMT Capactitor Having Silicon Iaterface Control Layer" Jpn J Appl Phys. Vol 36 part 1. 1834-1840 (1997)
• [文献書誌] T.Sato: "Large Schottky Barrier Heights on Indium Phosphide Based Materials Realized by In-Situ Elcctrochemical Process" Jpn J Appl Phys. Vol.36 part 1. 1811-1817 (1997)
• [文献書誌] H.Hasegawa: "Evolution Mechanism of Nearly-Pinning Platinum/N-Typelndium phoshide Interface with a High Schottky Barrier Height by In-Site Electrochemical Process Frec" J.Vac.Sci.Technol.B.Vol 15. 1227-1235 (1997)
• [文献書誌] K.Iizaka: "Small-Sigral Pesponse of Interface States of Passivated InGaAs Surfaces from Low Frequencies up to Microwave Frequencies" Solid-State Electron. Vol 41 No.10. 1463-1468 (1997)
• [文献書誌] H.Takahashi: "Novel InP Metal-Insulator-Semiconductor Structurc Having an Ultrathin Silicon interface Control Layer" Appl Sur Sci. Vol 123/124. 615-618 (1998)
• [文献書誌] T.Hashizume: "Surface Passivation of GaAs with Ultrathin Si_3N_4/Si Interface Control Layer Formed by In-Situ ECR Plasma Nitridation" Appl.Sur.Sci.Vol 123/124. 599-602 (1998)
• [文献書誌] T.Hashizume: "In-Situ Contactless Characterization of Microscopic and Macroscoplc Properties of Si.doped MBE-Grown(2×4)Surfaces" Jpn.J.Appl.phys.Vol.37 No.38(acccpted). (1998)
• [文献書誌] 佐藤威友: "電気化学プロセスによるInP系化合物半導体のショットキー障壁の制御とその機構" 電子情報通信学会技術報告(電子デバイス). ED97-67. 13-18 (1997)
• [文献書誌] 高橋 浩: "超薄膜シリコン界面制御層によるInP表面の制御" 電子情報通信学会技術報告(電子デパイス). ED97-68. 19-24 (1997)