|
集積回路に用いられるナノメータ・スケールMOSトランジスタの研究として、本年度は、下記の事を行った。
(1)3次元デバイス、及び集積回路における測定用システム
3次元MOSトランジスタ、及び、3次元MOSトランジスタによる集積回路の測定システムを構築した。更に、3次元MOSトランジスタの静特性、過渡特性を評価する制御プログラムを新たに開発した。その後に、既存の2次元・3次元MOSトランジスタ、及び、その集積回路の基本的な諸特性を測定し、従来測定してきた結果と比較することによって、上記測定装置の性能評価を行い、新規測定システムの正常動作を確認した。
(2)3次元デバイスを用いた集積回路設計に関する研究
ワークステーション上に、回路設計ツールを構築した。その後、3次元MOSトランジスタを用いた集積回路設計技術に関して研究した。具体的には、従来存在していなかった半導体基板に対して垂直方向のデバイスデザインを可能にする技術を新たに開発した。これにより、初めて、3次元MOSトランジスタを用いた集積回路の回路設計が可能となり、今後の研究の環境が整った。
(3)微細SGT型、及び、M-SGT型3次元MOSトランジスタの試作
本研究プロジェクトの予算で、東北大学の超高密度・高速知能システム実験施設にて、微細SGT型、及び、M-SGT型3次元MOSトランジスタの試作を開始した。具体的には、微細SGT型、及び、M-SGT型3次元MOSトランジスタの試作に必要な、要素プロセスの研究開発をした。
今後の研究期間にて、3次元MOSトランジスタをさらに高速・低消費電力動作化・微細構造化し、さらなる超高速・超高密度集積回路を実現するために、3次元MOSデバイスの構造的特徴を考慮した動作機構の解析、及び、新しい回路・レイアウトの提案を行う。
|
