研究概要 |
本研究グループでは,シグナルプロセッサ向きの高精度画像認識アルゴリズムとして,「位相限定相関法」を基本とした認識アルゴリズムを提案し,その有効性を指紋照合,部品認識,顔画像認識などにおいて実証してきた.このようなFFTベ一スの画像認識アルゴリズムでは,膨大な実数/複素数混合データの演算をいかに効率的に実行するかという点がその実用化の重要な課題になる. 本研究では,この種の実数/複素数混合演算の問題を解決するために本研究代表者らが提案している「冗長複素数系(Redundant Complex Number Systems)」と呼ばれる新しい数表現に着目し,位相限定相関法の高速処理を目的とした実時間再構成型シグナルプロセッサのアーキテクチャを検討した.特にその実現の鍵となる下記の演算器コアを試作した. 1.実数/複素数再構成型演算器コアを0.5μm CMOS技術を用いて試作し,再構成のハードウェアオーバーヘッドが8.9%と極めて低い3モード演算器を実現した. 2.冗長複素数乗算器コアを0.5μm CMOS技術を用いて試作し,自動合成された複素数乗算器と比較して,チップ面積,配線遅延,消費電力を,それぞれ33.7%,16.9%,18.4%に削減することに成功した. 3.SW数系に基づく再構成型積和演算器コアを0.35μm CMOSを用いて試作し,10MHz〜100MHzの高サンプリングレートのフィルタリングを実現した. 4.冗長多進数を用いた除算器コアおよびCORDlC演算器コアなどを試作し,その有用性を実証した. また,これと並行して位相限定相関法のアプリケーションに関する調査研究を行うとともに,位相限定相関法に基づく3次元ステレオビジョンシステムを中心にアルゴリズム開発を行った.この結果,今後,3次元計測・物体認識用シグナルプロセッサを開発する際に重要になる研究課題を明らかにした.
|