| 研究課題/領域番号 |
09558027
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 展開研究 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
|
|---|
| 研究分担者 |
亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
|
|---|
| 研究期間 (年度) |
1997 – 2000
|
| キーワード | 多値連想メモリ / フローティングゲートMOSトランスジスタ / しきい演算 / ロジックインメモリ構造 / 非数値データ処理 / 超並列処理 / 大小比較演算 / 知的情報処理 |
|---|
| 研究概要 |
メモリと演算モジュール間の通信ボトルネックは、マルチメディアシステムLSIにおける深刻な問題の1つである。メモリセルアレー上に論理回路要素を分散させるというロジックインメモリVLSI構造は、このような問題点を解決する1つの重要な要素技術である。連想メモリ(CAM)は、典型的なロジックインメモリVLSIの1つである。しかしながら、CAMは記憶要素と演算要素が混在している回路オーバーヘッドにより、構成が複雑であり、かつ通常のRAMなどのメモリと比べて容量が小さいという問題があった。
そこで本研究課題では、フローティングゲートMOSパストランジスタ論理に基づく高性能多値CAMが考案されており、小面積で高並列な大小比較演算を実行できることを示している。提案のCAMでは、多値記憶データをフローティングゲートMOSトランジスタのしきい電圧に対応づけている。この結果、CAMセル回路をMOSトランジスタ1個のみでコンパクトに構成することに成功している。また、このような多値フローティングゲートMOSトランジスタ回路網に基づくロジックインメモリVLSIアーキテクチャの構成についても考案している。このVLSIを用いることにより、多値入力/2値出力を有する高並列算術/論理演算回路を実現できる。以下では、本研究課題の成果を列挙する:
(1)CAM用高並列大小比較演算ハードウェアアルゴリズム
(2)フローティングゲートMOSトランジスタを用いた多値パストランジスタ回路網によるロジックインメモリVLSIアーキテクチャ
(3)強誘電体デバイスに基づく機能パスゲートとその応用
(4)電流/電圧ハイブリッドモード多値集積回路
|
