| 研究課題/領域番号 |
09650389
|
|---|
| 研究種目 |
基盤研究(C)
|
| 研究機関 | 東洋大学 |
|---|
研究代表者 |
菅野 卓雄 東洋大学, 工学部, 教授 (50010707)
|
|---|
| 研究分担者 |
花尻 達郎 東洋大学, 工学部, 講師 (30266994)
鳥谷部 達 東洋大学, 工学部, 教授 (20266993)
|
|---|
| キーワード | 完全反転型SOI MOSFET / 低闘値電圧 / 低サブスレッショルド係数 / 高相互コンダクタンス / 完全反転臨界膜厚 / 短チャネル効果 / 電子ビーム蒸着装置 / トップシリコン層 |
|---|
| 研究概要 |
超密度高集積化、超低消費電力化が求められる次世代半導体集積回路を構成する高性能トランジスターを提供する為に、本研究グループで提案している完全反転型SOI MOSFETに関して、3次元デバイスシミュレーター「CADDETH」を用いて2次元デバイスシミュレーションを行った。SOI MOSFETにおいてトップシリコン層を充分に薄くすることにより、トランジスターの動作時に於いてゲート下のトップシリコン層を全領域にわたって空間電荷領域が消滅した反転状態にし、ゲート電界によるチャネル電荷の制御を効率良くし、その結果、短チャネル効果の抑制など、トランジスターの特性向上が期待出来るが、このモデリングによる予想通り高ド-ピングレベルの基板において低闘値電圧、低サブスレッショルド係数及び高相互コンダンクタンスが同時に得られることが分かった。また、SOI MOSFETが完全反転型として作用するための条件について、簡単な指標として完全反転臨界膜厚を定義し、上記の諸特性が、トップシリコン層が完全反転臨界膜厚より薄くなった時に著しく改善されることを確認した。以上の結果は学会で報告すると共に特許も出願済みである。更にこれらの結果をもとに、本デバイスを作成する為にSOI基板に対して要求されるスペックに関しても詳細な見積を行った。この見積から、本デバイスに適したトップシリコン層を作成すべく、超稿真空の電子ビーム蒸着装置を立ち上げ、極薄のシリコン層及び絶縁膜層の堆積を可能にした。完全反転型SOI MOSFETは、ソース、ドレイン、ゲートいずれの構造も極めて単純なものであり、通常のMOSFETの基本的なプロセスで充分作成可能なものであり、現在そのプロセスに必要な装置の準備がほぼ終了した段階である。
|
