超並列信号処理プロセッサの開発

1998 年度 実績報告書

• 研究課題/領域番号: 09650439
• 研究機関: 東京工業大学
• 研究代表者: 国枝 博昭 東京工業大学, 工学部, 教授 (50126273)
• 研究分担者: 李 冬菊 東京工業大学, 工学部, 教務教員 (20302945) ; 一色 剛 東京工業大学, 工学部, 助手 (10281718)
• キーワード: 信号処理 / 画像圧縮 / 3Dグラフィックス / MPEG2 / HDTV / 並列処理 / アーキテクチャ

研究概要

本研究では,動画像符号化や3次元グラフィック表示LSIなどの大量のデータを高速に処理するマルチメディアシステムにおける並列処理プロセッサのアーキテクチャ、動さ機構について研究を行なった。動画像符号化プロセッサとして、HDTV用MPEGにおける動きベクトル検出の高速化を計る新しいアルゴリズムを提案する.階層的なピラミッドアルゴリズムに基づき、適応的に画像の特徴をもとに画素データのビット数を削減することによって、処理スピードを大幅に向上し、なおかつ非常に高い精度で動きベクトルを検出することに成功している。従来のピラミッドアルゴリズムや3-Stepアルゴリズムよりも、演算数は大幅に削減されており、なおかつPSNRで比較した動き検出精度もこれらの方法と同等である.このアルゴリズムは、0.5μプロセスにおいて,VLSI実現されている。その面積は、従来発表されているものに比べ約1/4の大きさであり、なおかつ約2.5倍の高速化を図っている。
また、コンピュータグラフィックスに関しては、ビットシリアルデータ方式を用いた並列パイプライン方式について研究を行ない、影処理も含むCG表示LSIがワンチップで構成できる演算方式、アーキテクチャを考案した。

研究成果

• [文献書誌] T.Isshiki, T.Shimizugashira, A.Ohta, I.Amril and H.Kunieda: "A new FPGA Architecture for High-Performance Bit-Serial Pipeline Datapath" Proceedings of Sixth ACM International Symposium on Field-Programmable Gate Arrays. (1998)
• [文献書誌] A.Ohta, T.Isshiki and H.Kunieda: "New FPGA Architecture for Bit-Serial Pipeline Datapath" Proceedings of IEEE Symposium on Field-Programmable Custom Computing Machines. (1998)
• [文献書誌] L.Jiang, D.Li, S.Haba, C.Honsawek and H.Kunieda: "Towards One Chip HDTV MPEG2 Encoder LSI" Proceedings of IEEE Custom Intergrated Circuits Conference. 173-176 (1998)
• [文献書誌] D.Li, L.Jiang, T.Isshiki and H.Kunieda: "Array Architecture and Design for Image Window Operation Processing ASICs" Proceedings of IEEE 1998 International Symposium on Circuits and Systems. (1998)
• [文献書誌] L.Jiang, D.Li, S.Haba, C.Honsawek and H.Kunieda: "Dedicated Design of Motion Estimator with Bits Truncation Fast Algorithm" 電子情報通信学会IEICE TRANS.Fundamentals. vol.E81-A,No.8. 1667-1675 (1998)
• [文献書誌] A.Oue, T.Isshiki and H.Kunieda: "MPEG Video Encoder Based on Run-Time Reconfigurable Architecture" The 3rd International Conference on ASIC. (1998)