| 研究概要 |
ソフトウエアによるコントローラは、H_∞制御など、高次になる場合は速度が低下するため、ハードウエアを採用することがある。この場合に回路、特に乗算器の規模の大きさが問題になる。そこで、これを縮小し、併せて回路の開発時間を短縮することにより、従来より2桁速いコントローラを実用的にすることがこの研究の主目的である。
具体的には、コントローラの乗算は一般に定係数であるので、乗算k*xにおいてk,xの2つを入力とするのではなく、xのみを入力とした関数f(x)と考え、xからf(x)を得る回路を、入出力関係から論理合成することを基本原理とした。すなわち、合成した定係数器と加算器を組み合わせて、線形演算k1*x1+k2*x2+…kn*xnを実現している。また、長い入力語長を2つに分割し、それぞれの出力を後で加算することにより、合成時間をさらに短縮した。
これらの工夫の結果、合成時間が最低およそ1/5に、回路規模が最低および1/4に、どちらも減少すること、また次数の増加に対するこれらの増加は線形であることを確認した。
f(x)は設計によって変わるので、実現にはプログラム可能はASIC(FPGA)を用いる。この特徴を活かし、ノート型PCを用いて、現場で使えう開発システムのプロトタイプを構築し、サンプル周波数約300kHzのコントローラを作成できた。これは、DSPを用いるソフトウェアコントローラに比して約30倍速い。実験の次数は2であるが、20次になっても200kHzを下ることはない。
以上により、ハードウェアによる高次コントローラを、小さな回路で短時間に開発する、という目的はほぼ達成されたと考えられる。今後の主な課題は、回路規模を小さくしながら目的の仕様を実現できるような、係数に制約をつけた設計法の検討である。
|
