研究課題/領域番号 |
09650498
|
研究種目 |
基盤研究(C)
|
研究機関 | 久留米工業高等専門学校 |
研究代表者 |
中島 勝行 久留米工業高等専門学校, 電気工学科, 助教授 (00124131)
|
研究分担者 |
井上 勝敬 大阪大学, 接合科学研究所, 教授 (90029067)
大淵 豊 久留米工業高等専門学校, 電気工学科, 教授 (60141959)
|
キーワード | 高速ハフ変換 / 連立漸化式 / 専用ハードウエア / キャリー伝搬速度 / パイプライン方式 / 高速加算器 / メモリアクセス速度 / 高速SRAM |
研究概要 |
我々のこれまでの研究結果を基に、まずアルゴリズムの具体的検証を行った。内容的にはこれまで浮動小数点数でシミュレーションしてきたアルゴリズム精度の問題を小数部付き符号付き固定小数点数に置き換えて検討を行った。その結果、小数部付き符号付き固定小数点数の必要十分なビット数は整数部11ビット、小数点以下9ビットであることが確認できた。但しθ-ρ平面の軸分割数は402である。この検討を行ったハードウエアは本年度購入したパーソナルコンピュータ、ハードディスク、高解像度ディスプレイを用いた。現有設備に比し約10倍の速度で動作し効率的な実験が可能であった。ソフトウエアは言語TurboCを用いた。次にプログラマブルゲートアレイ開発支援ソフトウエアを用いて四重並列化連立漸化式を実行する論理回路とρ値計算結果を格納するメモリーの読み出し-インクリメント-再書き込み回路部分の設計検討を行った。その結果前者については四重並列にρ値を生成する部分の回路の中の加算回路部のキャリー伝搬時間が予想より大きく、処理速度のボトルネックになっていることが判明した。そこで回路的には複雑になるがキャリールックアヘッド型の加算器を用意し高速化を図った。その結果合計20ビットの加算に要する時間を80[ns]まで短縮することが可能であることが判った。後者の問題については、回路の動作が一連のシーケンスとなっており、最後の結果が前にフィードパックされるタイプてあるため、パイプライン演算が不可能て処理速度は完全にメモリの性能に依存することが判明した。メモリの性能は容量的にも速度的にも年を追う毎に2倍以上の性能向上がなされているのでこの部分の処理を上記80[ns]に近づけることは困難なことではない。メーカーから販売されるこの種のメモリをできるだけ早急に入手し来年度に予定している実際のハードウェアの制作に使用することとした。
|