| 研究概要 |
● Self-Cleanup Cacheを採用したNCC-NUMA方式の計算機クラスタへの適用可能性に関する評価
Self-Cleanup Cacheを備えたNCC-NUMAアーキテクチャを計算機クラスタ環境へ応用した場合の評価を行った.このような環境では,計算機間で通信を行う場合の通信遅延は容易に100クロックを越えてしまう.このような環境においては,従来のCC-NUMAでの不必要な一貫性制御に伴う通信のオーバヘッドが顕在化し性能向上の妨げになることが確認された.これに対して,Self-Cleanup Cacheを備えたNCC-NUMAでは,不必要な無効化のために生じるキャッシュミスに伴う通信は増えるが,データの更新頻度が高いアプリケーションにおいては,本来必要な無効化との差が少なくなり,全体としての通信量は減少することがわかった.また,このような場合,プロセッサ数が大きくなるとCC-NUMAよりよい性能が得られること,また,この傾向は通信レイテンシが大きいほど顕著に現れることが分った.
● ネットワーク共有メモリ環境の研究
共有メモリによる通信をベースとした並列処理を行うために,キャツシュコヒーレントな共有メモリを実現する通信ハードウェアの実装設計を行った.各計算機のローカルメモリの一部を共有アドレス空間に対するキャッシュとして動的に割り当てると共に,その領域へのプロセッサのアクセスをモニタし一貫性制御が必要になった場合に適切な処理を行うことで,CC-NUMAとしてもNCC-NUMAとしても動作可能とした.高集積高速FPGAを用いてプロセッサバス(SPARC Mbus)ならびに,Fibre Channelを用いた高速ネットワークとのインタフェースを行わせることで,SPARC Mbusスロット2つ分程度のサイズ(概ね15cm×18cm)で実現可能であることが分った.
|
