| 研究課題/領域番号 |
09680338
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 大阪大学 |
|---|
研究代表者 |
北道 淳司 大阪大学, 情報処理教育センター, 講師 (20234271)
|
|---|
| 研究分担者 |
東野 輝夫 大阪大学, 大学院・基礎工学研究科, 教授 (80173144)
船曳 信生 大阪大学, 大学院・基礎工学研究科, 助教授 (70263225)
|
|---|
| 研究期間 (年度) |
1997 – 1999
|
| キーワード | 可変構造アーキテクチャ / FPGA / CAD / ニューラルネットワーク / 配置・配線 / 回路分割 / 動的再構成可能FPGA / Neural Network |
|---|
| 研究概要 |
近年、回路製造技術及び設計技術の向上により、大規模回路が製造及び設計可能となっている。しかし、いわゆる並列アルゴリズムに対して、その処理の並列性を減ずることなく、かつハードウエア資源を効率的に利用可能なハードウエア化は極めて困難である。
本研究では、並列アルゴリズムの一つであるニューラルネットワークに対して、アルゴリズムの並列性を減ずることなく、ハードウェア資源を効率的に利用できる可変構造アーキテクチャを提案し、実際にニューラルネットワークアルゴリズムを提案アーキテクチャ上に実装および実行できることを検証するために、以下を行った。
(1)可変構造アーキテクチャの提案
可変構造アーキテクチャを実現する方法として、利用者がプログラム可能な回路の一つであるFPGA(Field Programmable Gate Array)の一種であるマルチコンテキスト型動的再構成可能FPGAに着目し、それによる一実現法を提案した。回路記述言語SFLを用いて回路設計を行い、合成システムPARTHENONを用いて回路合成を行い、必要となるハードウェア資源および性能を評価した。
(2)ニューラルネットワークアルゴリズムの実装
提案アーキテクチャに対して、ニューラルネットワークアルゴリズムを実装し、必要となるハードウェア資源およびアルゴリズムの実行効率を測定し、提案アーキテクチャがニューラルネットワークアルゴリズムを効率的に実装できることを検証した。
(3)提案アーキテクチャに対する汎用CADアルゴリズムの提案
提案アーキテクチャをニューラルネットワークアルゴリズム以外にも適用させるため、回路記述言語で与えられる入力記述から提案FPGAアーキテクチャへの回路設定データを合成するためのアルゴリズムの設計を行った。回路合成手順は、回路分割、配置、配線の順に行われる。本研究では、マルチコンテキスト型動的再構成可能FPGAに特有コンテキスト分割問題などに対する効率的なアルゴリズムを示した。
|
